隨著電子信息技術(shù)的不斷發(fā)展,集成電路的集成度與復(fù)雜度不斷提升,對集成電路測試的要求也在不斷提高,而集成電路測試技術(shù)正在向高度自動化、一體化的趨勢發(fā)展。ADC（Analog-to-Digital20Converter,模數(shù)轉(zhuǎn)換器）作為一種混合集成電路,需要測試系統(tǒng)即能實(shí)現(xiàn)數(shù)字信號的發(fā)送和采集,也能實(shí)現(xiàn)模擬信號的采集,對集成電路測試設(shè)備提出了特殊需求。而隨著ADC精度與速度的不斷提升,高精度高速ADC測試對集成電路測試設(shè)備的需求日益提高。本課題研究內(nèi)容是高精度高速ADC測試方案的設(shè)計(jì)與實(shí)現(xiàn),詳細(xì)分析了從測試方法到軟硬件的設(shè)計(jì)思路。課題的主要研究內(nèi)容如下:（1）根據(jù)ADC的各項(xiàng)指標(biāo)參數(shù),提出相應(yīng)的測試方法和對測試設(shè)備的指標(biāo)需求,形成一個(gè)綜合的測試方案。ADC參數(shù)主要分為直流參數(shù)、靜態(tài)參數(shù)、動態(tài)參數(shù)等,其中高精度ADC靜態(tài)參數(shù)和動態(tài)參數(shù)的測試,對測試條件提出了較高的要求。而ADC本身速度越高,對測試系統(tǒng)的信號帶寬、數(shù)據(jù)傳輸速率又提出一定的要求。（2）根據(jù)測試設(shè)備的指標(biāo)需求選用適合的測試設(shè)備,搭建測試系統(tǒng)。本文選擇了ESPXIE1000集成電路測試系統(tǒng),ESPXIE1000是一款支持混合IC測試... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：78 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 研究課題背景與意義
    1.2 國內(nèi)外研究現(xiàn)狀和發(fā)展態(tài)勢
    1.3 課題技術(shù)指標(biāo)與研究內(nèi)容
第二章 測試系統(tǒng)搭建與測試方法設(shè)計(jì)
    2.1 測試系統(tǒng)總體結(jié)構(gòu)
        2.1.1 測試系統(tǒng)結(jié)構(gòu)選擇
        2.1.2 基于ATE的測試系統(tǒng)結(jié)構(gòu)
    2.2 引腳參數(shù)測試
        2.2.1 參數(shù)掃描法測試
        2.2.2 PPMU測試
    2.3 模擬參數(shù)測試
        2.3.1 靜態(tài)參數(shù)測試
        2.3.2 動態(tài)參數(shù)測試
    2.4 電源參數(shù)測試
    2.5 測試系統(tǒng)指標(biāo)需求分析
    2.6 本章小結(jié)
第三章 DIB與輔助電路設(shè)計(jì)
    3.1 DIB總體結(jié)構(gòu)
    3.2 高精度時(shí)鐘源設(shè)計(jì)
    3.3 模擬通道設(shè)計(jì)及模擬通道校準(zhǔn)
        3.3.1 模擬通道設(shè)計(jì)
        3.3.2 模擬通道校準(zhǔn)
    3.4 電源調(diào)理電路
    3.5 本章小結(jié)
第四章 測試流程設(shè)計(jì)
    4.1 測試流程總體框架
    4.2 基本功能測試
    4.3 引腳參數(shù)測試
        4.3.1 參數(shù)掃描法測試
        4.3.2 PPMU測試
    4.4 模擬參數(shù)測試
        4.4.1 模擬信號激勵(lì)產(chǎn)生與數(shù)字信號采集
        4.4.2 靜態(tài)參數(shù)計(jì)算
        4.4.3 動態(tài)參數(shù)計(jì)算
    4.5 電源參數(shù)測試
    4.6 本章小結(jié)
第五章 測試結(jié)果
    5.1 測試基本流程
    5.2 測試結(jié)果與分析
        5.2.1 連通性測試與基本功能測試
        5.2.2 引腳參數(shù)測試
        5.2.3 靜態(tài)參數(shù)測試
        5.2.4 動態(tài)參數(shù)測試
    5.3 本章小結(jié)
第六章 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
致謝
參考文獻(xiàn)
附錄


【參考文獻(xiàn)】：
期刊論文
[1]中國集成電路測試設(shè)備市場概況及預(yù)測[J]. 李丹.  電子產(chǎn)品世界. 2019(10)
[2]一種新穎的ADC非線性誤差測試方法[J]. 彭偉,張俊,程杰,劉若琛.  微電子學(xué). 2019(03)
[3]下一代光傳輸系統(tǒng)中超高速ADC芯片性能測試方法[J]. 菅端端,鐘明琛.  電子學(xué)報(bào). 2018(09)
[4]基于ATE的FPGA測試技術(shù)研究和應(yīng)用[J]. 王華.  電子與封裝. 2018(07)
[5]高性能ADC芯片測試技術(shù)研究[J]. 王華.  中國集成電路. 2018(06)
[6]基于ATE的FLASH型FPGA測試方法研究[J]. 張金鳳,唐金慧,馬成英.  電子世界. 2018(10)
[7]1220bit203020MSPS逐次比較型ADC的測試[J]. 楊云帆,趙雷,周圣智,劉建峰,劉樹彬,安琪.  原子核物理評論. 2018(01)
[8]下一代光傳輸系統(tǒng)DAC芯片動態(tài)性能測試方法[J]. 菅端端,張馳.  電子測量技術(shù). 2018(05)
[9]基于Blackman-Harris窗三譜線插值測試ADC信噪比的方法（英文）[J]. 虞致國,孫益洲,黃樸,何芹,顧曉峰.  Journal of Measurement Science and Instrumentation. 2017(04)
[10]一種基于參數(shù)提取算法的快速ADC測試方法[J]. 陳豹,王逢州.  電子器件. 2017(05)

碩士論文
[1]基于數(shù)字信號處理的高精度ADC測試方法研究[D]. 何江濤.電子科技大學(xué) 2019
[2]基于J750的Virtex-Ⅱ型FPGA測試[D]. 楊超.電子科技大學(xué) 2018
[3]基于FPGA的高速ADC性能測試系統(tǒng)設(shè)計(jì)[D]. 劉賓.西安電子科技大學(xué) 2017
[4]虛擬儀器技術(shù)在高速DAC測試中的應(yīng)用研究[D]. 李岳.西南科技大學(xué) 2017
[5]高速高精度數(shù)據(jù)轉(zhuǎn)換器測試驗(yàn)證系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D]. 祖俊婕.東南大學(xué) 2017
[6]基于FPGA的混合信號芯片測試系統(tǒng)設(shè)計(jì)[D]. 張榮剛.中北大學(xué) 2017
[7]高速高精度D/A轉(zhuǎn)換器測試技術(shù)[D]. 俞宙.電子科技大學(xué) 2014



本文編號：3178328