在過去的幾十年,數(shù)字集成電路的技術(shù)得到飛速的發(fā)展。隨著集成化程度的提高和器件尺寸的減小,半導體器件越來越接近其物理極限。CMOS器件會面臨著高功耗,串擾等無法避免的問題,嚴重影響了集成電路的發(fā)展。因此,找到一種替代CMOS的新型器件的必要性越來越高。其中,量子點元胞自動機（Quantum-dot Cellular Automata,QCA）作為一種新興的納米級數(shù)字電路制造技術(shù),具有功耗低、集成度高、速度快的特點,并且可以解決傳統(tǒng)CMOS器件中因器件尺寸縮小帶來的問題。眾多優(yōu)點使它可能替代傳統(tǒng)CMOS器件。在QCA電路中,傳遞信息的方法與傳統(tǒng)電路不同,它是通過電子間庫侖力的相互作用來實現(xiàn)的,一個元胞可以對影響半徑內(nèi)的其它元胞產(chǎn)生極化影響�；谶@種特性,使得QCA電路有著不同的設(shè)計方法。為了設(shè)計出能耗低,延遲低的電路,需要對不同的設(shè)計方法進行評估。本文總結(jié)了現(xiàn)有的QCA異或門,并對這些異或門基于4種設(shè)計方法進行分類。在此基礎(chǔ)上對這些異或門進行分析,通過比較分析得出最適合異或門的設(shè)計方法。根據(jù)分析比較得到的結(jié)果,本文基于元胞間響應提出了一個低能耗,低延遲的新型異或門電路,并通過功能仿真和物理... 

【文章來源】：合肥工業(yè)大學安徽省 211工程院校 教育部直屬院校

【文章頁數(shù)】：78 頁

【學位級別】：碩士

【文章目錄】：
致謝
摘要
abstract
第一章 緒論
    1.1 課題研究背景
    1.2 目前研究進展
    1.3 研究內(nèi)容以及章節(jié)安排
第二章 QCA基礎(chǔ)知識
    2.1 QCA元胞
        2.1.1 四量子點元胞
        2.1.2 五量子點元胞
        2.1.3 其它類型的元胞
        2.1.4 QCA元胞間響應
    2.2 QCA時鐘
    2.3 QCA基本器件單元
        2.3.1 直線傳輸線
        2.3.2 彎角傳輸線
        2.3.3 扇出傳輸線
        2.3.4 反相器
        2.3.5 三輸入擇多門
        2.3.6 五輸入擇多門
    2.4 QCA交叉結(jié)構(gòu)
        2.4.1 共面交叉
        2.4.2 異面交叉
    2.5 QCA電路設(shè)計規(guī)則
        2.5.1 最小元胞數(shù)
        2.5.2 最大元胞數(shù)
        2.5.3 最小傳輸線距離
        2.5.4 擇多門設(shè)計規(guī)則
        2.5.5 交叉線設(shè)計規(guī)則
    2.6 常見的QCA電路評估方法
        2.6.1 面積
        2.6.2 元胞數(shù)
        2.6.3 時鐘延遲
        2.6.4 元胞類型
        2.6.5 交叉類型
        2.6.6 能量耗散
    2.7 QCA電路仿真軟件
        2.7.1 數(shù)字邏輯仿真引擎
        2.7.2 非線性逼近仿真引擎
        2.7.3 雙穩(wěn)態(tài)仿真引擎
        2.7.4 仿真引擎的總結(jié)
    2.8 本章小結(jié)
第三章 QCA異或門的評估與分析
    3.1 基于與或邏輯的異或門
    3.2 基于擇多邏輯的異或門
    3.3 基于特殊結(jié)構(gòu)的異或門
    3.4 基于元胞間響應的異或門
    3.5 異或門分析
    3.6 本章小結(jié)
第四章 新型異或門的設(shè)計與分析
    4.1 新型異或門結(jié)構(gòu)
    4.2 新型異或門的物理證明
    4.3 新型異或門分析
        4.3.1 性能分析
        4.3.2 能耗分析
    4.4 基于新型異或門的組合電路設(shè)計
        4.4.1 奇偶校驗器
        4.4.2 加法器
    4.5 基于新型異或門的時序電路設(shè)計
    4.6 本章小結(jié)
第五章 總結(jié)與展望
    5.1 本文總結(jié)
    5.2 展望
參考文獻
攻讀碩士學位期間的學術(shù)活動及成果情況



本文編號：3167279