隨著電子設備功能的不斷增強,設計的復雜性也在逐漸提高,對于這些設備的測試要求也越來越高,這促進了自動測試系統(tǒng)的發(fā)展。而數(shù)字I/O作為自動測試系統(tǒng)重要測試模塊,既可以作為激勵源向測試設備發(fā)送0/1數(shù)據(jù),還能采集測試設備的0/1數(shù)據(jù)用于分析,在很多領域得到了廣泛的應用。本課題首先就課題研究背景及意義、國內外發(fā)展現(xiàn)狀做出論述,提出了課題設計指標。結合課題指標提出了利用Virtex-5系列FPGA作為板卡主芯片的硬件設計方案,通過FPGA提供的內部資源,配合外圍芯片實現(xiàn)數(shù)字I/O所需的功能。不同于市面上所售的數(shù)字I/O模塊,本課題創(chuàng)新性的采用FPGA動態(tài)重配置的方式,配合程控電源芯片使用,實現(xiàn)數(shù)據(jù)電平切換的功能。該方法不采用邏輯電平轉換芯片,因而降低了硬件設計難度,為開發(fā)者提供了便利。接著對模塊系統(tǒng)電路進行設計,包括配置單元電路、存儲單元電路、PXIe單元電路及FPGA去耦網(wǎng)絡等。模塊采用在線調試及MASTER BPI_UP兩種配置模式,根據(jù)調試要求,通過模式選擇電路進行切換。存儲單元設計中,根據(jù)高速存儲芯片對信號質量的要求,設計了針對地址總線、控制命令信號線及時鐘差分信號... 

【文章來源】：北京工業(yè)大學北京市 211工程院校

【文章頁數(shù)】：94 頁

【學位級別】：碩士

【文章目錄】：
摘要
Abstract
第1章：緒論
    1.1 課題研究背景及研究意義
    1.2 國內外發(fā)展現(xiàn)狀
    1.3 論文結構
    1.4 技術難點及關鍵問題
第2章：數(shù)字I/O模塊方案設計
    2.1 模塊設計指標要求
    2.2 系統(tǒng)總體介紹
    2.3 數(shù)字I/O模塊總體方案設計
    2.4 PXIe單元設計
    2.5 FPGA控制單元設計
        2.5.1 FPGA選型
        2.5.2 FPGA配置方案選擇
    2.6 板卡存儲單元設計
        2.6.1 存儲芯片選擇
        2.6.2 存儲芯片控制器
    2.7 邏輯電平切換單元設計
    2.8 系統(tǒng)電源設計
        2.8.1 板卡功耗分析
        2.8.2 電源輸出紋波
        2.8.3 電源芯片選擇
    2.9 本章小節(jié)
第3章:數(shù)字I/O模塊硬件設計
    3.1 系統(tǒng)總體框圖
    3.2 FPGA配置電路設計
    3.3 DDR2 SDRAM電路設計
        3.3.1 單端信號線端接
        3.3.2 差分信號線端接
    3.4 PXIe電路設計
        3.4.1 數(shù)據(jù)鏈路
        3.4.2 收發(fā)器電源
    3.5 并行數(shù)據(jù)觸發(fā)及同步電路
    3.6 FPGA去耦網(wǎng)絡設計
        3.6.1 去耦網(wǎng)絡分析
        3.6.2 去耦網(wǎng)絡設計
    3.7 本章小節(jié)
第4章：數(shù)字I/O模塊PCB設計
    4.1 高速PCB設計
        4.1.1 高速電路定義
        4.1.2 高速信號的確定
        4.1.3 高速PCB設計流程
    4.2 板級仿真
        4.2.1 仿真模型
    4.3 板卡分層
    4.4 板卡布局
    4.5 板卡布線
        4.5.1 阻抗控制
        4.5.2 走線原則
        4.5.3 蛇形走線
        4.5.4 DDR2 SDRAM走線設計
        4.5.5 PXIe布線規(guī)則
        4.5.6 電源與地
    4.6 本章小節(jié)
第5章：系統(tǒng)功能調試
    5.1 電源系統(tǒng)調試
    5.2 FPGA配置單元調試
    5.3 I2C調試
    5.4 DDR2 SDRAM調試
    5.5 系統(tǒng)聯(lián)調
    5.6 本章小節(jié)
第6章：總結與展望
    6.1 結論
    6.2 展望
附錄
參考文獻
攻讀碩士學位期間所取得的研究成果
致謝



本文編號：3094135