隨著傳感技術(shù)及數(shù)字處理技術(shù)的飛速發(fā)展,模數(shù)轉(zhuǎn)換器（ADC）逐漸成為現(xiàn)今的應(yīng)用電子設(shè)備以及通信設(shè)備的核心模塊,低功耗,高精度的模數(shù)轉(zhuǎn)換器也成為研究模數(shù)轉(zhuǎn)換器的主要發(fā)展趨勢(shì)。Successive Approximation Register,SAR（逐次逼近寄存型）ADC因具有功耗低,面積小等優(yōu)勢(shì),是實(shí)現(xiàn)低速傳感器模塊中的首要選擇。然而由于結(jié)構(gòu)的限制,單級(jí)SAR ADC很難滿(mǎn)足高分辨率的需求,因此需要集成多級(jí)SAR ADC以提高整體ADC的分辨率。然而隨著ADC分辨位數(shù)的增加,ADC內(nèi)部電容的大小呈現(xiàn)指數(shù)增加,電容陣列中的單位電容的受KT/C噪聲的限制,因此內(nèi)部電容陣列將占據(jù)了很大的面積并且導(dǎo)致電容的失配。電容的失配也會(huì)導(dǎo)致SAR ADC的無(wú)法達(dá)到較高的精度。此外,SAR ADC要完成轉(zhuǎn)換,必須經(jīng)過(guò)指定的時(shí)鐘周期,才能輸出有效的數(shù)據(jù)。因此該運(yùn)行方式明顯的制約了SAR ADC的速度。為了解決上述問(wèn)題,本文提出一種采用流水線(xiàn)運(yùn)行方式的兩級(jí)SAR ADC,來(lái)縮短多級(jí)SAR ADC的轉(zhuǎn)換時(shí)間。此外本文還采用了C-2C的電容結(jié)構(gòu),以解決分辨率提高后帶來(lái)的電容不匹配的問(wèn)題并且節(jié)省了芯片的面積。最后為了... 

【文章來(lái)源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：83 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

ADC結(jié)構(gòu)與速率精度的關(guān)系

圖 1-2 逐次逼近型 ADC 結(jié)構(gòu)從 SARADC 的 DAC 組成部分進(jìn)行分類(lèi)，SARADC 包括電阻型，電容型和阻電容混合型。電阻型 SARADC 的轉(zhuǎn)換速度很快，但是結(jié)構(gòu)內(nèi)部的電阻串會(huì)帶較高的靜態(tài)功耗。而基于電荷重分配結(jié)構(gòu)的電容型 SARADC，則主要以動(dòng)態(tài)功為主，但是對(duì) DAC 電容陣列匹配精度要求很高，如何減少電容型 SAR ADC 的容陣列之間電容的匹配度精度問(wèn)題是目前的主要研究目標(biāo)和發(fā)展趨勢(shì)。常見(jiàn)的法有激光修調(diào)技術(shù)或者采用子 DAC 校準(zhǔn)技術(shù)等。電阻電容混合型 SAR ADC 就在電阻型 SARADC 和電容型 SARADC 之間的這種設(shè)計(jì)[16]。目前主流 ADC 中 Sigma-DeltaADC 是分辨率最高的 ADC（一般可達(dá)到 1624 位），并且有低通結(jié)構(gòu)和帶通結(jié)構(gòu)。與普通的奈奎斯特 ADC 相比，Sigma-DADC 采用了過(guò)采樣技術(shù)，從而減小了 Sigma-Delta ADC 的噪聲頻譜密度。除此外，Sigma-DeltaADC 還采用了噪聲整形技術(shù)。該技術(shù)能使噪聲譜密度在相應(yīng)的帶范圍內(nèi)大幅降低，因此提高輸出結(jié)果的信噪比[12]。目前 Sigma-Delta ADC 普應(yīng)用于慢速和中速系統(tǒng)，例如檢測(cè)裝置、數(shù)字語(yǔ)音及高精度傳感器應(yīng)用，在數(shù)

圖 2-2 SAR ADC 算法結(jié)構(gòu)AR ADC 是單比特循環(huán)系統(tǒng)。SAR ADC 每次采樣電壓一定會(huì)落到某碼的量化區(qū)間內(nèi)，SARADC 的量化過(guò)程的實(shí)質(zhì)就是逐步改變并確定二進(jìn)制輸出碼的量化區(qū)間位置。SARADC 采用了二進(jìn)制查找法進(jìn)行化）輸入的模擬信號(hào)，操作流程如圖 2-2 所示。量化全過(guò)程是采用了，即從最高位開(kāi)始比較，比較一次后得出一位，之后系統(tǒng)比較的位最終在完成 N 次比較后輸出 N 位的數(shù)字編碼，從而完成定位（量化比較只出一位結(jié)果，所以 SARADC 的結(jié)構(gòu)只需一個(gè)比較器[21]。多個(gè)整個(gè)量化過(guò)程，在比較階段的時(shí)鐘周期內(nèi)，電容陣列保持電容極板壓，而比較得到的數(shù)字結(jié)果保存至 SAR 邏輯控制系統(tǒng)，兩者同步進(jìn)

【參考文獻(xiàn)】：
期刊論文
[1]一種Σ-△A/D轉(zhuǎn)換器抽取濾波器的設(shè)計(jì)[J]. 吳倩瑜,張正璠,李儒章,石立春.  微電子學(xué). 2010(02)
[2]一種4ppm/℃曲率補(bǔ)償CMOS帶隙基準(zhǔn)源[J]. 鄭儒富,俞永康.  微電子學(xué). 2007(01)
[3]一種線(xiàn)性補(bǔ)償?shù)膸痘鶞?zhǔn)電路[J]. 盛慶華,張亞君,王紅義.  微電子學(xué)與計(jì)算機(jī). 2007(01)
[4]基于FPGA的CSD編碼乘法器[J]. 何永泰,黃文卿.  電子測(cè)量技術(shù). 2006(04)
[5]模擬/數(shù)字轉(zhuǎn)換技術(shù)及其發(fā)展趨勢(shì)[J]. 王晶.  微電子學(xué). 2005(03)
[6]ADC和DAC工作原理比較和發(fā)展現(xiàn)狀[J]. 歐陽(yáng)文偉.  湖北教育學(xué)院學(xué)報(bào). 2005(02)

博士論文
[1]混合結(jié)構(gòu)逐次逼近模數(shù)轉(zhuǎn)換器研究與設(shè)計(jì)[D]. 武海軍.華南理工大學(xué) 2014
[2]納米級(jí)CMOS逐次逼近A/D轉(zhuǎn)換器設(shè)計(jì)研究與實(shí)現(xiàn)[D]. 佟星元.西安電子科技大學(xué) 2011

碩士論文
[1]16比特低功耗音頻應(yīng)用Sigma-DeltaADC研究[D]. 劉志明.中國(guó)科學(xué)技術(shù)大學(xué) 2010



本文編號(hào)：3088973