隨著半導(dǎo)體制造工藝的飛速發(fā)展,工藝特征尺寸從亞微米縮小至納米等級,柵氧化層變得越來越薄且擴(kuò)散區(qū)越來越淺,這些制程上的發(fā)展使得半導(dǎo)體器件的柵氧化層擊穿電壓降低、柵極漏電流增加,進(jìn)而導(dǎo)致集成電路（Integrated Circuit,IC）更易因靜電放電（Electro-Static Discharge,ESD）而損壞。因此,所有電子產(chǎn)品在設(shè)計(jì)之初就應(yīng)將抗靜電能力納入芯片的可靠性設(shè)計(jì)中,為達(dá)到全芯片靜電防護(hù)的目的,所有焊盤（PAD）皆須有靜電防護(hù)器件。本論文致力于研究在CMOS工藝下的高性能ESD防護(hù)器件及全芯片防護(hù)設(shè)計(jì),主要對SCR器件和電源軌間線間的ESD箝位電路進(jìn)行優(yōu)化設(shè)計(jì),并將改進(jìn)后的器件應(yīng)用到某數(shù)據(jù)接口芯片的全芯片ESD防護(hù)網(wǎng)絡(luò)中。論文主要工作分為兩大板塊:（1）對常規(guī)ESD防護(hù)器件:簡單橫向可控硅、二極管觸發(fā)可控硅、低觸發(fā)電壓可控硅、嵌入LDMOS的可控硅和電源軌線箝位ESD進(jìn)行測試分析,在此基礎(chǔ)上,提出了四種新型的ESD防護(hù)器件:a.一種嵌入無溝道型LDPMOS的雙向可控硅靜電防護(hù)器件（NonLDPMOS_SCR）。該器件在 0.5-μm5V/18V/24... 

【文章來源】：湘潭大學(xué)湖南省

【文章頁數(shù)】：71 頁

【學(xué)位級別】：碩士

【部分圖文】：

圖１．１?ＩＶ特性曲線??數(shù)據(jù)接口芯片上集成ＥＳＤ管成功產(chǎn)品，目前僅有美國ＴＩ、臺灣晶焱兩家公??

（ａ）?ＳＣＲ器件?（ｂ）反偏二極管??圖１．１?ＩＶ特性曲線??數(shù)據(jù)接口芯片上集成ＥＳＤ管成功產(chǎn)品，目前僅有美國ＴＩ、臺灣晶焱兩家公??司。ＴＩ的產(chǎn)品ＢＣ１８２可以做到靜電防護(hù)８ｋＶ，?ＢＣ１８４可以做到靜電防護(hù)１５ｋＶ，??它們實(shí)現(xiàn)了?ＥＳＤ片上集成，在國內(nèi)銷售的正品甚少。臺灣晶焱的ＡＺＲＳ３０８２標(biāo)??稱靜電防護(hù)等級為３０ｋＶ，但現(xiàn)階段國內(nèi)因技術(shù)匱乏。如圖１．２中所示Ｓａｌｃｅｄ設(shè)??計(jì)了一款內(nèi)嵌ＰＭＯＳ、Ｎ－Ｔｕｂ電極開路的單向ＬＶＴＳＣＲ，圖１．３為其ＴＬＰ測試曲??線。通過將此器件并聯(lián)實(shí)現(xiàn)雙向泄放功能，并應(yīng)用于一款工作電壓為５Ｖ的數(shù)據(jù)??通信傳輸芯片－１０Ｖ－＋１０Ｖ的端口，達(dá)成了系統(tǒng)級ＩＥＣ防護(hù)等級１５ｋＶ。此器件的??維持電壓低于被保護(hù)電路工作電壓

２３６＊２３６ｎｎｉ２。但是此器件用到了一個名為ＳＰ的特殊工藝層次，在標(biāo)準(zhǔn)??ＣＭＯＳ／ＤＭＯＳ工藝中無此層次。并且該器件將ＰＡＤ置于ＳＣＲ器件之上，以節(jié)省??芯片面積，這在大多數(shù)集成電路工藝?yán)镆彩遣恢С值摹，F(xiàn)有片上集成ＥＳＤ器件??的產(chǎn)品和相關(guān)文獻(xiàn)總結(jié)如表１．２所７Ｋ。??

【參考文獻(xiàn)】：
期刊論文
[1]基于RS-485接口的電涌保護(hù)器設(shè)計(jì)與應(yīng)用研究[J]. 王林,趙懷林,陳科企,王志翔.  電瓷避雷器. 2016(01)
[2]多晶硅柵對LDMOS-SCR器件ESD防護(hù)性能的影響[J]. 黃龍,梁海蓮,顧曉峰,董樹榮,畢秀文,魏志芬.  浙江大學(xué)學(xué)報(bào)(工學(xué)版). 2015(02)
[3]納米尺度超低漏電ESD電源鉗位電路研究[J]. 王源,張雪琳,曹健,陸光易,賈嵩,張鋼剛.  北京大學(xué)學(xué)報(bào)(自然科學(xué)版). 2014(04)
[4]保護(hù)RS-485通信網(wǎng)絡(luò)不受有害EMC事件影響[J]. James Scanlon,Koenraad Rutgers.  電子產(chǎn)品世界. 2014(04)
[5]深亞微米CMOS電路多電源全芯片ESD技術(shù)研究[J]. 楊兵,羅靜,于宗光.  電子器件. 2012(03)
[6]電力載波技術(shù)在路燈控制系統(tǒng)中的應(yīng)用[J]. 陳宏偉,張少鋒,陳治川.  微計(jì)算機(jī)信息. 2010(13)
[7]基于RS485總線技術(shù)的微機(jī)與智能儀表的雙向通信設(shè)計(jì)[J]. 張冰,蘇燕辰.  中國測試技術(shù). 2005(01)

博士論文
[1]深亞微米CMOS工藝下全芯片ESD設(shè)計(jì)與仿真的研究[D]. 姜玉稀.上海大學(xué) 2011

碩士論文
[1]高壓集成電路的ESD防護(hù)器件設(shè)計(jì)與研究[D]. 畢秀文.江南大學(xué) 2016
[2]集成TVS器件的RS485接口芯片的分析和設(shè)計(jì)[D]. 蔣琦.湘潭大學(xué) 2015
[3]基于SCR的ESD保護(hù)器件研究[D]. 連捷坤.電子科技大學(xué) 2014
[4]集成電路典型工藝下I/O電路及片上ESD防護(hù)設(shè)計(jì)研究[D]. 李明亮.浙江大學(xué) 2011
[5]ESD仿真技術(shù)研究[D]. 黃大海.浙江大學(xué) 2010
[6]CMOS集成電路ESD保護(hù)研究[D]. 宋曉春.電子科技大學(xué) 2009
[7]65nm NOR Flash Memory工藝下的耐高壓電源軌ESD保護(hù)電路的設(shè)計(jì)與實(shí)現(xiàn)[D]. 徐樹杰.復(fù)旦大學(xué) 2008
[8]MOSFET模型及MUX/DEMUX電路設(shè)計(jì)[D]. 張少勇.東南大學(xué) 2006



本文編號：3088725