基于CIM架構(gòu)的多值憶阻電路及其在圖像處理中的應(yīng)用
發(fā)布時(shí)間:2021-03-08 15:22
近年來,隨著圖像等非結(jié)構(gòu)數(shù)據(jù)的海量產(chǎn)生和使用,現(xiàn)有馮諾依曼計(jì)算架構(gòu)面臨著嚴(yán)峻挑戰(zhàn)。由于該架構(gòu)存在速度和內(nèi)存瓶頸,在類似圖像處理和深度學(xué)習(xí)等頻繁調(diào)用去噪、增強(qiáng)或信息提取的應(yīng)用中,會(huì)給系統(tǒng)帶來極大的硬件負(fù)擔(dān)。尤其在數(shù)據(jù)密集的情況下,計(jì)算單元與內(nèi)存通信的壓力常常限制了電路或芯片的計(jì)算能力,同時(shí)低下的面積、功耗效率也帶來昂貴的開銷。因此,我們迫切需要一種全新的計(jì)算方式來提升圖像處理算法的執(zhí)行效力。CIM(Computation-in-Memory,在內(nèi)存中計(jì)算)正是這樣一種非馮計(jì)算體系。借助存儲(chǔ)與計(jì)算融合的理念,數(shù)據(jù)將可以在同一物理位置被記憶與處理,這緩解/消除了數(shù)據(jù)流通帶來的內(nèi)存帶寬壓力。同時(shí),由于CIM更近似于人腦工作方式的特點(diǎn),其具有結(jié)構(gòu)簡(jiǎn)單,應(yīng)用靈活多變的優(yōu)勢(shì),可以針對(duì)不同的圖像算法開發(fā)專用處理電路。此外,借助多值憶阻器的信息密度和物理尺寸優(yōu)勢(shì),整個(gè)電路的集成度將顯著增加。本文深入研究了憶阻器,CIM架構(gòu)和圖像處理算法,探索三者之間有機(jī)的結(jié)合方案。首先,討論了基于多值自旋憶阻交叉陣列的核心CIM加法器。進(jìn)一步,基于所提出的CIM方案開展外圍電路設(shè)計(jì),分別研究針對(duì)圖像掩膜和雙線性插值算法...
【文章來源】:西南大學(xué)重慶市 211工程院校 教育部直屬院校
【文章頁數(shù)】:69 頁
【學(xué)位級(jí)別】:碩士
【部分圖文】:
四類基礎(chǔ)電路元素之間的關(guān)系
2.3 自旋憶阻器的仿真結(jié)果:(a)通過憶阻器的電流;(b)憶阻器兩端的電壓阻器阻值圖 2.4 自旋憶阻單元的電阻-電荷仿真曲線外,為了增大實(shí)際憶阻值變化范圍與總阻值的比例,憶阻器最高阻K 歐姆并且與 95K 歐姆固定電阻串聯(lián)。在下面的內(nèi)容中為描述方便使用憶阻器來指代同一交叉點(diǎn)處的憶阻器和電阻。這樣做不會(huì)產(chǎn)生定電阻部分不會(huì)影響電流對(duì)憶阻器件的訓(xùn)練。在本文將舉出的例子
中的紫色區(qū)域]和輸入電路[圖 3.2 中的紅色區(qū)域]。如圖 3.2 中信息流(半透明箭頭所示,我們先對(duì)憶阻交叉陣列中某一區(qū)域的數(shù)據(jù)進(jìn)行計(jì)算,最后得到一個(gè)訓(xùn)練信號(hào)來修改存儲(chǔ)結(jié)果的目標(biāo)憶阻器。多值加法器可以提取以電阻形式存儲(chǔ)的信息:當(dāng)在憶阻交叉陣列上施加電壓時(shí),產(chǎn)生的輸出電流將攜帶上憶阻器的信息;然后攜帶信息的電流流出并由運(yùn)算放大器進(jìn)行累加;接著,在算法需要的情況下,積分器將參與工作并起到寄存器的作用;最后,輸入電路負(fù)責(zé)提供和控制適當(dāng)?shù)妮斎胄盘?hào)。存儲(chǔ) 8-bit 數(shù)據(jù)的功能由憶阻交叉陣列實(shí)現(xiàn),其中該值由憶阻器減少的阻值表示。通過使用模擬的多值加法器,電路可以同步累加多個(gè)數(shù)據(jù),從而實(shí)現(xiàn)并行和高效的優(yōu)點(diǎn)。對(duì)于前一個(gè)模塊的輸出,積分器和輸入電路將其轉(zhuǎn)換為訓(xùn)練信號(hào)。這兩個(gè)模塊負(fù)責(zé)電路自我更新的功能。與現(xiàn)有的 CIM 系統(tǒng)研究相比,所提出的實(shí)施方案具有更小的復(fù)雜性,更高的速度并且更容易控制(更少的控制信號(hào))。此外在大多數(shù)計(jì)算環(huán)境中,SRMC 與 CPU 只進(jìn)行微少的數(shù)據(jù)交換,因?yàn)樽晕腋鹿δ苁沟?SRMC 得以在本電路中消化自己產(chǎn)生數(shù)據(jù),而不是將其返回 CPU。除了前面的內(nèi)容之外,本節(jié)還將介紹服務(wù)于該電路的控制信號(hào)。
本文編號(hào):3071264
【文章來源】:西南大學(xué)重慶市 211工程院校 教育部直屬院校
【文章頁數(shù)】:69 頁
【學(xué)位級(jí)別】:碩士
【部分圖文】:
四類基礎(chǔ)電路元素之間的關(guān)系
2.3 自旋憶阻器的仿真結(jié)果:(a)通過憶阻器的電流;(b)憶阻器兩端的電壓阻器阻值圖 2.4 自旋憶阻單元的電阻-電荷仿真曲線外,為了增大實(shí)際憶阻值變化范圍與總阻值的比例,憶阻器最高阻K 歐姆并且與 95K 歐姆固定電阻串聯(lián)。在下面的內(nèi)容中為描述方便使用憶阻器來指代同一交叉點(diǎn)處的憶阻器和電阻。這樣做不會(huì)產(chǎn)生定電阻部分不會(huì)影響電流對(duì)憶阻器件的訓(xùn)練。在本文將舉出的例子
中的紫色區(qū)域]和輸入電路[圖 3.2 中的紅色區(qū)域]。如圖 3.2 中信息流(半透明箭頭所示,我們先對(duì)憶阻交叉陣列中某一區(qū)域的數(shù)據(jù)進(jìn)行計(jì)算,最后得到一個(gè)訓(xùn)練信號(hào)來修改存儲(chǔ)結(jié)果的目標(biāo)憶阻器。多值加法器可以提取以電阻形式存儲(chǔ)的信息:當(dāng)在憶阻交叉陣列上施加電壓時(shí),產(chǎn)生的輸出電流將攜帶上憶阻器的信息;然后攜帶信息的電流流出并由運(yùn)算放大器進(jìn)行累加;接著,在算法需要的情況下,積分器將參與工作并起到寄存器的作用;最后,輸入電路負(fù)責(zé)提供和控制適當(dāng)?shù)妮斎胄盘?hào)。存儲(chǔ) 8-bit 數(shù)據(jù)的功能由憶阻交叉陣列實(shí)現(xiàn),其中該值由憶阻器減少的阻值表示。通過使用模擬的多值加法器,電路可以同步累加多個(gè)數(shù)據(jù),從而實(shí)現(xiàn)并行和高效的優(yōu)點(diǎn)。對(duì)于前一個(gè)模塊的輸出,積分器和輸入電路將其轉(zhuǎn)換為訓(xùn)練信號(hào)。這兩個(gè)模塊負(fù)責(zé)電路自我更新的功能。與現(xiàn)有的 CIM 系統(tǒng)研究相比,所提出的實(shí)施方案具有更小的復(fù)雜性,更高的速度并且更容易控制(更少的控制信號(hào))。此外在大多數(shù)計(jì)算環(huán)境中,SRMC 與 CPU 只進(jìn)行微少的數(shù)據(jù)交換,因?yàn)樽晕腋鹿δ苁沟?SRMC 得以在本電路中消化自己產(chǎn)生數(shù)據(jù),而不是將其返回 CPU。除了前面的內(nèi)容之外,本節(jié)還將介紹服務(wù)于該電路的控制信號(hào)。
本文編號(hào):3071264
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/3071264.html
最近更新
教材專著