隨著集成電路行業(yè)的不斷發(fā)展,IC（Integrated Circuit）設(shè)計數(shù)字部分的復(fù)雜度越來越大,芯片規(guī)模成比例增加,每個芯片上的IP（Intellectual Property）核也越來越多,給IC設(shè)計的質(zhì)量保證和周期都帶來巨大挑戰(zhàn)。驗證是芯片設(shè)計環(huán)節(jié)中至關(guān)重要的一步,關(guān)乎流片成功與否,但傳統(tǒng)驗證方法已經(jīng)無法滿足如今芯片驗證規(guī)模的要求,據(jù)統(tǒng)計,芯片從設(shè)計開始到完成的整個過程中,大約70%的時間都在驗證,由此看來改進驗證方法是縮短芯片周期、降低芯片成本的迫切需求。近些年來,由于UVM（Universal Verification Methodology）驗證方法不僅克服了傳統(tǒng)驗證方法的不足,并且在搭建驗證環(huán)境中具有明顯優(yōu)勢,已逐步取代VMM（Verification Methodology Manual）,本文將主要介紹基于UVM高級驗證方法的驗證環(huán)境的搭建。相對System Verilog而言,UVM是一種更高級的驗證方法,它解決了許多System Verilog無法解決的問題,如一個驗證平臺中有多個組件,這些組件的作用,以及它們之間是如何進行通信的等問題。UVM還集成了OVM（... 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：107 頁

【學(xué)位級別】：碩士

【部分圖文】：

傳統(tǒng)驗證方法的驗證流程

圖 1.2 基于高級驗證方法搭建驗證平臺的驗證流程UVM 更像一種庫，它可以將驗證方法進行封裝庫中的組件不再需要理解更底層的東西，進而試用例的編寫。UVM 的完備性、可重用性和自節(jié)約芯片設(shè)計時間，降低芯片成本。內(nèi)容是搭建一個基于 UVM 的 CBUS 驗證環(huán)境中的重要組成部分，為了保證公司機密，需要自Register Transistor Logic）代碼。首先，編寫 R程，在熟悉和了解 CBUS 協(xié)議的規(guī)范，并對其結(jié)構(gòu)圖，再根據(jù)時序圖和結(jié)構(gòu)圖編寫 RTL 代BUS 協(xié)議的規(guī)范搭建驗證平臺的構(gòu)架�；诖钫娌ㄐ畏治鲵炞C結(jié)果，并收集功能覆蓋率和代碼

為重要的作用�；诠δ茯炞C的重要性以及 U與 UVM 相關(guān)的基礎(chǔ)理論。介如果將 IC 設(shè)計比作命題 A，驗證就可以被稱為果來判斷待測設(shè)計是否滿足規(guī)范要求[12]，圖 2 IC 設(shè)計初期，產(chǎn)品經(jīng)理會給出產(chǎn)品需求說明書特性列表[13]，也稱之為規(guī)范（spec）。然后根師對規(guī)范的理解不深刻，造成 RTL 代碼不能完師就尤為重要，他們會按照規(guī)范要求搭建驗證 的正確性，或者說檢驗 DUT 能否完全實現(xiàn)規(guī)范被測設(shè)計代碼或者網(wǎng)表[14]。若結(jié)果不一致，，確認無誤后，會找設(shè)計師進行 debug，直到

【參考文獻】：
期刊論文
[1]基于UVM的基帶射頻接口電路的驗證[J]. 徐飛,秦水介.  電子技術(shù)應(yīng)用. 2018(03)
[2]基于UVM的I2S驗證IP設(shè)計[J]. 倪偉,袁琳,王笑天.  合肥工業(yè)大學(xué)學(xué)報(自然科學(xué)版). 2018(01)
[3]基于UVM的多通路航空總線收發(fā)器IP驗證[J]. 閻芳,李哲瑋,田毅,范毓洋.  電光與控制. 2018(01)
[4]基于UVM的可重用SoC功能驗證環(huán)境[J]. 呂毓達,謝雪松,張小玲.  半導(dǎo)體技術(shù). 2015(03)
[5]基于UVM的高效驗證平臺設(shè)計及運用[J]. 黃欣.  電子技術(shù)與軟件工程. 2014(04)
[6]ARINC659總線協(xié)議芯片的仿真驗證[J]. 馬寧,李玲,田澤,許宏杰.  計算機技術(shù)與發(fā)展. 2010(01)

碩士論文
[1]基于UVM的MC-SOC中可重用驗證平臺的設(shè)計與實現(xiàn)[D]. 李世超.電子科技大學(xué) 2018
[2]基于UVM的層次化驗證平臺研究[D]. 陳琳娜.浙江大學(xué) 2018
[3]基于UVM的PCI-AMBA協(xié)議轉(zhuǎn)換橋IP核的驗證與實現(xiàn)[D]. 馬瀅.西安電子科技大學(xué) 2017
[4]基于UVM的高性能總線架構(gòu)的分析驗證[D]. 年旭升.西安電子科技大學(xué) 2017
[5]基于UVM的AXI4總線協(xié)議接口IP驗證的研究與實現(xiàn)[D]. 李兆斌.暨南大學(xué) 2017
[6]一種基于UVM和AXI接口的通用驗證環(huán)境[D]. 單士剛.西安電子科技大學(xué) 2017
[7]基于UVM的FSI-IIC模塊的設(shè)計與驗證[D]. 韓森.西安電子科技大學(xué) 2017
[8]基于UVM及VIP技術(shù)的PCI Express接口驗證[D]. 徐航.西安電子科技大學(xué) 2017
[9]基于UVM的EMMC控制器模塊驗證[D]. 劉麗麗.杭州電子科技大學(xué) 2017
[10]基于UVM的SPI接口IP核的驗證平臺設(shè)計[D]. 吳星星.安徽大學(xué) 2016



本文編號：3068659