發(fā)布時間：2021-03-06 12:14

　　隨著市場對高速通信的需求越來越高,與高速通信有關(guān)的傳輸接口技術(shù)也成為研究的熱點。傳統(tǒng)的并行傳輸接口技術(shù)發(fā)展到今天已經(jīng)很難有更大的潛力發(fā)揮,而在很多方面都有優(yōu)勢的串行接口逐漸進入研究者的視野,在此背景下,以前尚未完全發(fā)揮其潛力的SerDes接口標準成為越來越重要的技術(shù)標準。SerDes是英文Serializer（串行器）和Dserializer（解串器）的簡稱,是目前較為主流的高速串行接口技術(shù)。它的兩個重要特征是點對點和時分多路復用。作為串行接口SerDes也由發(fā)送器和接收器構(gòu)成,兩者集成在同一個芯片內(nèi)。在應(yīng)用較為廣泛的8b/10b SerDes中,發(fā)送器主要由8b/10b編碼、并串轉(zhuǎn)換電路、LVDS發(fā)送電路等構(gòu)成,接收機主要由LVDS接收電路、時鐘數(shù)據(jù)恢復電路、串并轉(zhuǎn)換電路和8b/10b解碼電路構(gòu)成。本文著重探討了SerDes芯片中數(shù)據(jù)通道上的8b/10b編解碼和LVDS收發(fā)兩個關(guān)鍵的電路模塊。編解碼電路采用曾經(jīng)IBM提出的具有較好的直流平衡特點的8b/10b協(xié)議來設(shè)計,LVDS電路則根據(jù)IEEE的LVDS標準結(jié)合項目的實際情況來進行設(shè)計。研究過程中分別對編解碼模塊和LVDS收發(fā)模塊進... 

【文章來源】：電子科技大學四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：70 頁

【學位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 本課題的研究背景及研究意義
    1.2 國內(nèi)外的研究現(xiàn)狀
    1.3 本論文的主要工作
第二章 SerDes芯片技術(shù)
    2.1 SerDes接口概述
    2.2 SerDes芯片的常用架構(gòu)
        2.2.1 嵌入時鐘架構(gòu)
        2.2.2 位交錯架構(gòu)
        2.2.3 并行時鐘架構(gòu)
        2.2.4 8b/10b架構(gòu)
    2.3 8b/10b SerDes的芯片結(jié)構(gòu)
        2.3.1 芯片結(jié)構(gòu)分析
        2.3.2 8b/10b編解碼原理
        2.3.3 LVDS收發(fā)電路
        2.3.4 鎖相環(huán)
        2.3.5 時鐘數(shù)據(jù)恢復
    2.4 本章小結(jié)
第三章 8b/10b編解碼電路設(shè)計
    3.1 8b/10b編碼電路設(shè)計
        3.1.1 8b/10b編碼子模塊
        3.1.2 PRBS產(chǎn)生模塊
    3.2 8b/10b解碼電路設(shè)計
        3.2.1 8b/10b解碼子模塊
        3.2.2 Comma檢測模塊
        3.2.3 PRBS驗證模塊
    3.3 8b/10b編解碼電路聯(lián)合驗證
    3.4 本章小結(jié)
第四章 LVDS收發(fā)電路的設(shè)計
    4.1 LVDS收發(fā)電路概述
    4.2 LVDS發(fā)送電路
        4.2.1 電流模主體驅(qū)動電路
        4.2.2 均衡電路
        4.2.3 發(fā)送電路整體仿真
    4.3 LVDS接收電路
        4.3.1 高速采樣接收電路
        4.3.2 阻抗匹配電路
    4.4 發(fā)送接收聯(lián)合仿真
    4.5 本章小結(jié)
第五章 全芯片的實現(xiàn)與仿真
    5.1 全芯片的ESD保護電路
    5.2 全芯片的版圖實現(xiàn)
        5.2.1 實現(xiàn)流程
        5.2.2 實現(xiàn)結(jié)果
    5.3 全芯片仿真
        5.3.1 直接耦合條件下的仿真
        5.3.2 封裝和傳輸線模型仿真
        5.3.3 加電容衰減接收信號下的仿真
    5.4 本章小結(jié)
第六章 總結(jié)與展望
致謝
參考文獻
攻讀碩士期間取得的研究成果


【參考文獻】：
期刊論文
[1]具有預加重功能的LVDS驅(qū)動電路[J]. 劉中唯,張濤,劉政林,鄒雪城.  微電子學與計算機. 2007(01)
[2]萬兆以太網(wǎng)中64B/66B編解碼的硬件實現(xiàn)方法[J]. 周晴倫,王勇.  光通信技術(shù). 2006(02)
[3]8B/10B編碼器的設(shè)計及實現(xiàn)[J]. 李宥謀.  電訊技術(shù). 2005(06)

博士論文
[1]高速SERDES接口芯片設(shè)計關(guān)鍵技術(shù)研究[D]. 韋雪明.電子科技大學 2012

碩士論文
[1]面向光纖通道的SerDes電路IP化技術(shù)研究[D]. 陳超文.電子科技大學 2014
[2]基于SerDes芯片8b/10b編解碼電路的設(shè)計及驗證[D]. 沈競宇.電子科技大學 2011
[3]基于8b/10b編碼技術(shù)的SerDes接口電路設(shè)計[D]. 李永乾.電子科技大學 2010
[4]高速LVDS收發(fā)器的研究與設(shè)計[D]. 謝詹奇.上海交通大學 2008



本文編號：3067084