集成電路（IC）測試儀作為一種專用測試儀器,需要達(dá)到比被測設(shè)備（DUT）更高的指標(biāo),才有能力對這些芯片進(jìn)行測試。為了對高速數(shù)模轉(zhuǎn)換器（DAC）等集成電路輸出的小幅度模擬信號進(jìn)行觀察和測量,就要求有一個高速、高分辨率、高信噪比的采集系統(tǒng)。而目前采用能獲取到的模數(shù)轉(zhuǎn)換器（ADC）芯片構(gòu)成的數(shù)據(jù)采集系統(tǒng)越來越無法滿足集成電路測試的需要。本課題也就由此而生,主要利用現(xiàn)有的ADC來構(gòu)建高速高分辨率的采集電路。本課題通過TIADC（Time-interleaved ADC,時間交替模數(shù)轉(zhuǎn)換）技術(shù)來提高模數(shù)轉(zhuǎn)換電路的采樣率,對電路中的噪聲進(jìn)行了分析,研究了數(shù)字后處理方式對提高采集波形質(zhì)量的影響,并對其進(jìn)行了測試驗(yàn)證。本文的主要研究內(nèi)容包括:（1）采集電路總體方案設(shè)計。圍繞采集電路的硬件系統(tǒng)設(shè)計展開研究,介紹了采集電路的各個組成部分,說明了關(guān)鍵電路在實(shí)現(xiàn)課題指標(biāo)中起到的重要作用。（2）硬件電路設(shè)計與實(shí)現(xiàn)。闡述了模擬前端的組成結(jié)構(gòu),詳細(xì)分析了一種低噪聲的信號調(diào)理通道。并通過噪聲模型分析,評估了信號調(diào)理通道的噪聲水平。同時,對采樣時鐘的抖動理論進(jìn)行了論述,采用可調(diào)相位延遲的方法,實(shí)現(xiàn)低抖動的延時。（3）針... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：94 頁

【學(xué)位級別】：碩士

【部分圖文】：

TIADC系統(tǒng)采樣時鐘相位模型

電子科技大學(xué)碩士學(xué)位論文18212R1K==R+R10（3-16）可以解得，R1=900k，R2=100k。經(jīng)過多次TINA仿真驗(yàn)證，最終確定在C1=10pf，C2為1-10pF的可調(diào)電容，C3=100pf，R3=180Ω，R4=20Ω時，沒有出現(xiàn)欠補(bǔ)償以及過補(bǔ)償?shù)那闆r。仿真驗(yàn)證1KHz、4VPP方波分壓后的結(jié)果如圖3-4所示。（a）（b）圖3-4高阻分壓網(wǎng)絡(luò)補(bǔ)償和噪聲響應(yīng).（a）無源衰減網(wǎng)絡(luò)完全補(bǔ)償響應(yīng)；（b）無源衰減網(wǎng)絡(luò)噪聲與頻率關(guān)系從圖3-4（a）可以看出在這種情況下，衰減網(wǎng)絡(luò)不存在過沖和上升緩慢的情況。從圖3-4（b）可知，在150M帶寬的情況下，該級電路的噪聲僅為e1=9.3uV。以上就是低頻輸入時的高阻無源衰減電路設(shè)計過程。而在射頻電路中，為了避免信號反射造成的信號完整性問題，通常將信號的輸入阻抗設(shè)置為50Ω，在PCB布板時，也對走線做50Ω特征阻抗匹配。50Ω阻抗衰減電路一般常用π型衰減電路[13]。其原理如圖3-5所示。RsR2R3R1RL信號源衰減網(wǎng)絡(luò)負(fù)載圖3-550Ω阻抗衰減網(wǎng)絡(luò)該電路應(yīng)該保證在信號經(jīng)過衰減網(wǎng)絡(luò)時，對于負(fù)載RL來說的輸入阻抗Ri即源阻抗Rs和衰減網(wǎng)絡(luò)并聯(lián)的阻抗，對于信號源阻抗Rs來說的輸出阻抗Ro即負(fù)載阻抗RL和衰減網(wǎng)絡(luò)并聯(lián)的阻抗，Ri和Ro這兩個阻抗應(yīng)該一致。而且在不經(jīng)過衰減網(wǎng)絡(luò)時，源阻抗Rs和負(fù)載阻抗RL匹配，那么就有：312S213R((R//RL+R)//R)=((R//R+R)//R)=Z（3-17）

第三章系統(tǒng)硬件電路和軟件設(shè)計19SRRL=R=Z=50（3-18）其中ZR為電路特征阻抗，一般為50Ω。該電路的衰減倍數(shù)K就為：3131R//R//LLRKRR=+（3-19）可以看出，源端和負(fù)載端電路兩端是對稱的，因此取R2=R3，在此基礎(chǔ)上聯(lián)立式（3-17）、（3-19），計算得R1、R2、R3為：2R1Z(-1)=2KRK（3-20）R23Z(+1)==-1KRRK（3-21）這里設(shè)計的衰減倍數(shù)K=10，代入式（3-20）、（3-21）可得，R1≈247Ω，R2=R3≈61Ω。在TINA中仿真驗(yàn)證輸入為1kHz、1VPP的方波時，無源衰減網(wǎng)絡(luò)響應(yīng)如圖3-6所示。（a）（b）圖3-650歐匹配分壓網(wǎng)絡(luò)補(bǔ)償和噪聲響應(yīng)。（a）無源衰減網(wǎng)絡(luò)完全補(bǔ)償響應(yīng)；（b）無源衰減網(wǎng)絡(luò)噪聲與頻率關(guān)系可以看出，衰減網(wǎng)絡(luò)將信號衰減到100mVPP，正好衰減了10倍，且完全補(bǔ)償。而此時的噪聲為e1=6.62uV。通道輸入很大幅度的信號時，無源衰減網(wǎng)絡(luò)能夠承受的最大電壓值要遠(yuǎn)遠(yuǎn)高于有源器件，因此要把無源衰減網(wǎng)絡(luò)放在所有有源器件的前一級。這級電路的噪聲主要來自于電阻熱噪聲，而根據(jù)電阻具體在電路中的位置，電阻熱噪聲有時體現(xiàn)為電壓噪聲，有時體現(xiàn)為電流噪聲。其等效模型如圖3-7所示。電阻熱噪聲由溫度、電阻阻值及通過的信號頻率決定，如圖3-7（a）所示的電阻熱噪聲電壓有效值[14]Erms可表示為：Erms=4kTRBw（3-22）

【參考文獻(xiàn)】：
期刊論文
[1]基于數(shù)字鎖相放大器測量電阻熱噪聲[J]. 賈蓮蓮,賀子蕓,曾迪昂,王自鑫,蔡志崗.  物理實(shí)驗(yàn). 2018(12)
[2]RMII模式以太網(wǎng)PHY芯片DP83848C的應(yīng)用[J]. 宋鑫,郭勇,謝興紅.  單片機(jī)與嵌入式系統(tǒng)應(yīng)用. 2010(08)
[3]四參數(shù)正弦波曲線擬合的快速算法[J]. 梁志國,張大治,孫璟宇,李新良.  計測技術(shù). 2006(01)
[4]并行ADC采集系統(tǒng)的時間誤差測量與校正[J]. 劉進(jìn)軍,呂幼新,王洪.  電子科技大學(xué)學(xué)報. 2005(06)
[5]關(guān)于沖激函數(shù)導(dǎo)數(shù)的兩個性質(zhì)[J]. 王東平,程從菊.  電氣電子教學(xué)學(xué)報. 2001(02)
[6]一種超高速頻分多路數(shù)據(jù)采樣方法[J]. 安建平,沈毅龍.  北京理工大學(xué)學(xué)報. 1999(06)

碩士論文
[1]5GHz示波器模擬通道研究與設(shè)計[D]. 張偉.電子科技大學(xué) 2019
[2]VXI高速示波器模塊數(shù)字系統(tǒng)設(shè)計[D]. 袁熹彬.電子科技大學(xué) 2019
[3]高精度示波器模塊硬件電路設(shè)計[D]. 肖雙滿.電子科技大學(xué) 2019
[4]高精度LXI數(shù)字化儀硬件設(shè)計與實(shí)現(xiàn)[D]. 孔德橋.電子科技大學(xué) 2019
[5]基于以太網(wǎng)接口的信號采集系統(tǒng)設(shè)計[D]. 王程.南京大學(xué) 2018
[6]5GSPS手持式隔離通道示波表硬件設(shè)計[D]. 明瑞淵.電子科技大學(xué) 2018
[7]基于時間交替的高速采集技術(shù)研究與實(shí)現(xiàn)[D]. 駢洋.中北大學(xué) 2017
[8]高分辨率示波器數(shù)據(jù)采集與處理模塊設(shè)計[D]. 孔祥偉.電子科技大學(xué) 2017
[9]基于光延遲光模數(shù)轉(zhuǎn)換技術(shù)研究[D]. 朱潤銘.電子科技大學(xué) 2016
[10]TIADC系統(tǒng)時鐘失配誤差校正算法研究[D]. 邱蓉.北京化工大學(xué) 2015



本文編號：3059481