模數(shù)轉(zhuǎn)換器（ADC）作為現(xiàn)代微電子通信系統(tǒng)中的關(guān)鍵設(shè)計(jì)模塊,一直受到學(xué)術(shù)界和工業(yè)界的高度重視。近年來(lái),隨著5G移動(dòng)通信的快速發(fā)展,對(duì)高速高精度ADC的要求也越來(lái)越高。盡管如此,由于我國(guó)高速高精度ADC領(lǐng)域的相關(guān)研究起步較晚,導(dǎo)致現(xiàn)階段國(guó)內(nèi)研發(fā)水平遠(yuǎn)低于國(guó)際先進(jìn)水平,特別是最近受?chē)?guó)際局勢(shì)影響,更體現(xiàn)我國(guó)加快高性能核心芯片自主研發(fā)的迫切性。在眾多ADC結(jié)構(gòu)中流水線ADC由于其在速度、分辨率及功耗上的良好折中成為實(shí)現(xiàn)高速高精度的最優(yōu)選擇之一,因此本文重點(diǎn)是高速高精度流水線ADC的關(guān)鍵技術(shù)研究。本文首先分析了流水線ADC的基本工作原理和冗余位算法,討論了電路非理想因素以及衡量ADC的主要性能指標(biāo)。然后以上述內(nèi)容為基礎(chǔ),從系統(tǒng)角度出發(fā)并遵循功耗最優(yōu)化方案,分別確定了ADC的整體框架,熱噪聲遠(yuǎn)低于量化噪聲的系統(tǒng)噪聲分配方案,以及采用無(wú)采保電路以降低功耗、噪聲和非線性的設(shè)計(jì)方法。最后引入速度因子和縮減因子以優(yōu)化系統(tǒng)噪聲模型,并基于系統(tǒng)熱噪聲要求和該噪聲模型確定了每級(jí)采樣電容的大小。本文基于TSMC 65nm CMOS工藝設(shè)計(jì)實(shí)現(xiàn)了一款12位1GS/s流水線ADC,并對(duì)各關(guān)鍵電路模塊進(jìn)行了研究和改進(jìn),... 

【文章來(lái)源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：88 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

未加校準(zhǔn)時(shí)理想情況下的傳輸函數(shù)曲線

西安電子科技大學(xué)碩士學(xué)位論文8圖2.4 未加校準(zhǔn)時(shí)存在非理想效應(yīng)的傳輸函數(shù)曲線為了避免傳輸函數(shù)中前級(jí)輸出信號(hào)擺幅超過(guò)后級(jí)的輸入范圍，將級(jí)間增益的倍數(shù)減半，將余差信號(hào)放大至半擺幅，并在后級(jí)引入多余的一位作為補(bǔ)碼對(duì)該誤差進(jìn)行修正。圖 2.5 給出了傳統(tǒng)冗余位校準(zhǔn)技術(shù)的傳輸函數(shù)曲線，可以看出即使出現(xiàn)閾值電平偏離所導(dǎo)致的誤差，傳輸函數(shù)的輸出擺幅仍然處于下級(jí)輸入范圍之內(nèi)。而且輸入模擬量 VIN(1)和 VIN(2)轉(zhuǎn)換的數(shù)字編碼在經(jīng)過(guò)后級(jí)加法或者減法操作后，得到了同理想傳輸曲線一樣正確的數(shù)字碼，說(shuō)明這種冗余位校準(zhǔn)算法是有效的。圖2.5 傳統(tǒng)加減冗余位校準(zhǔn)技術(shù)的傳輸函數(shù)曲線但是該傳統(tǒng)冗余位校準(zhǔn)技術(shù)的缺點(diǎn)也比較明顯，需要在下級(jí)引入額外的一位，用于對(duì)誤差進(jìn)行檢測(cè)和校準(zhǔn)

(2)轉(zhuǎn)換的數(shù)字編碼在經(jīng)過(guò)后級(jí)加法或者減法操作后，得到了同理想傳輸曲線一樣正確的數(shù)字碼，說(shuō)明這種冗余位校準(zhǔn)算法是有效的。圖2.5 傳統(tǒng)加減冗余位校準(zhǔn)技術(shù)的傳輸函數(shù)曲線但是該傳統(tǒng)冗余位校準(zhǔn)技術(shù)的缺點(diǎn)也比較明顯，需要在下級(jí)引入額外的一位，用于對(duì)誤差進(jìn)行檢測(cè)和校準(zhǔn)，并且還會(huì)在數(shù)字編碼中出現(xiàn)減法運(yùn)算。減法運(yùn)算由于在實(shí)

【參考文獻(xiàn)】：
碩士論文
[1]高速流水線A/D轉(zhuǎn)換器關(guān)鍵電路設(shè)計(jì)研究[D]. 王維鐵.西安電子科技大學(xué) 2014



本文編號(hào)：3044723