幸運成像技術是一種事后處理技術,這種技術主要用于消除天文圖像中大氣湍流的影響,從而獲得重建的高分辨率圖像。該技術雖然是一種簡單可行的圖像復原方法,但是由于圖像復原是在觀測完成后的一段時間內(nèi)進行,其缺點也是明顯的,即天文觀測人員對于所拍攝圖像的實時信息了解不多,難以及時發(fā)現(xiàn)并糾正觀測中可能存在的偏差或錯誤。解決這一問題的辦法便是幸運成像算法的實時化,然而傳統(tǒng)的基于中央處理器（即CPU）的幸運成像算法難于實時化。不過,近年來,由于現(xiàn)場可編程門陣列（Field-Programmable Gate Array,FPGA）技術的迅猛發(fā)展及其并行處理的優(yōu)勢,為幸運成像算法的實時化或準實時化提供了一條可行的途經(jīng)。本學位論文主要針對這一問題展開研究。為了在FPGA上實現(xiàn)幸運成像算法,首先對幸運成像算法的基本原理進行了分析,在不改變算法基本原理的基礎上,為適應所用FPGA芯片邏輯資源的限制,對幸運成像算法中選圖、配準、疊加各個子算法模塊化的設計方案進行了分析和驗證,并給出了本課題對于幸運成像算法的FPGA實現(xiàn)的具體方案及實現(xiàn)過程。在本系統(tǒng)中,核心部分是由Micro SD卡的數(shù)據(jù)讀取模塊、DDR3的數(shù)據(jù)讀... 

【文章來源】：昆明理工大學云南省

【文章頁數(shù)】：92 頁

【學位級別】：碩士

【部分圖文】：

自適應光學系統(tǒng)結構圖

昆明理工大學碩士學位論文在的團隊在 FastCam 項目研究過程中，首次將幸運成像技術在 FPGA 硬件上實現(xiàn)，它整個系統(tǒng)的實現(xiàn)采用的是包含 Virtex-4 XC4VSX35 的 FPGA 芯片的開發(fā)板，并且在數(shù)據(jù)存儲上均使用的是內(nèi)部雙端口 RAM 模塊，在數(shù)據(jù)傳輸上采用千兆以太網(wǎng)的傳輸方式，在原始圖片的使用上采用 128×128 像素大小的圖像進行幸運成像算法的運算，并最后以640×480的分辨率在VGA顯示器上顯示最終的高分率圖像。他們在論文中雖然對硬件構架進行了描述，同時在算法模塊的實現(xiàn)上只對每個模塊的實現(xiàn)功能以及所用芯片資源情況進行了介紹，并沒有具體算法的 Verilog 語言實現(xiàn)過程。整個 FastCam 系統(tǒng)示意圖如圖 1.2 所示[18]。

圖 2.1 基于 FMT 的圖像配準流程圖像配準算法，在 2010年北京理工大學的焦繼超[31]等將其在現(xiàn)，之后在 2015 年中國科學院國家天文臺長春人造衛(wèi)星觀算法運用在幸運成像技術中并在 GPU 平臺下實現(xiàn)了該配ellin 變換的配準算法雖然對于幸運成像技術中圖像配準適用時由于本課題是將全部的幸運算法運用 FPGA 硬件實現(xiàn)，F(xiàn)PGA 硬件來說計算相對復雜并且由于硬件邏輯及資源的限是以整幅圖像中的最大灰值為中心截取所需的成像區(qū)域的準法。準完成后，則需要對配準圖像進行疊加。對于在傳統(tǒng) CPU 的圖像幀數(shù)會很多，那么必然會造成疊加后的數(shù)據(jù)溢出，行的疊加算法并不是單純的直接像素相加，而是會采用一些取平均值等等，實際上疊加之后取平均值的過程就相當于將 CCD 在拍攝短曝光圖像時所引入的部分隨機噪聲濾除。


本文編號：3041894