近年來眾多的研究工作已經(jīng)表明神經(jīng)網(wǎng)絡(luò)（Neural Network,NN）相較于傳統(tǒng)算法有著顯著的優(yōu)勢,其已經(jīng)被廣泛應(yīng)用于圖像、語音和視頻識(shí)別等領(lǐng)域。但是由于神經(jīng)網(wǎng)絡(luò)對(duì)硬件平臺(tái)的算力和存儲(chǔ)需求巨大,導(dǎo)致實(shí)際應(yīng)用存在困難�，F(xiàn)有的CPU平臺(tái)無法提供足夠的算力支持,而GPU平臺(tái)由于有著很高的計(jì)算力和易用的開發(fā)框架成為神經(jīng)網(wǎng)絡(luò)的首選平臺(tái)。同時(shí),基于FPGA的神經(jīng)網(wǎng)絡(luò)加速器也是目前研究的熱點(diǎn),經(jīng)過特定的硬件設(shè)計(jì),FPGA往往可以擁有超過GPU的處理速度,同時(shí)兼顧能效比。本文在此背景下,以自動(dòng)駕駛領(lǐng)域?qū)囕v、行人的實(shí)時(shí)檢測需求為切入點(diǎn),探索和研究了神經(jīng)網(wǎng)絡(luò)目標(biāo)檢測算法在FPGA上的并行加速方法。本文首先研究了神經(jīng)網(wǎng)絡(luò)目標(biāo)檢測算法和基于FPGA的神經(jīng)網(wǎng)絡(luò)加速器。然后以SSD（Single Shot MultiBox Detector）目標(biāo)檢測算法和ResNet（Deep Residual Network）網(wǎng)絡(luò)為基礎(chǔ),設(shè)計(jì)了ResNet18-SSD模型,該模型既保持了VGG-SSD模型準(zhǔn)確度,也有效降低了計(jì)算和儲(chǔ)存復(fù)雜度。針對(duì)該模型的推理（Inference）過程,本文設(shè)計(jì)了基于兩片Xilinx VU... 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：95 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
縮略語對(duì)照表
第一章 緒論
    1.1 選題背景及意義
    1.2 國內(nèi)外研究現(xiàn)狀
        1.2.1 基于卷積神經(jīng)網(wǎng)絡(luò)的目標(biāo)檢測算法發(fā)展現(xiàn)狀
        1.2.2 神經(jīng)網(wǎng)絡(luò)硬件加速器發(fā)展現(xiàn)狀
    1.3 論文主要研究內(nèi)容和組織結(jié)構(gòu)
第二章 Res Net18-SSD算法分析和FPGA硬件加速方法
    2.1 Res Net18-SSD算法分析
        2.1.1 Res Net網(wǎng)絡(luò)
        2.1.2 SSD目標(biāo)檢測算法
        2.1.3 Res Net18-SSD算法拓?fù)浣Y(jié)構(gòu)
    2.2 基于FPGA的神經(jīng)網(wǎng)絡(luò)加速方法
        2.2.1 數(shù)據(jù)量化
        2.2.2 基本計(jì)算單元設(shè)計(jì)
        2.2.3 循環(huán)展開方式
        2.2.4 系統(tǒng)級(jí)設(shè)計(jì)和優(yōu)化
    2.3 本章小結(jié)
第三章 基于FPGA的Res Net18-SSD算法加速方案
    3.1 加速方案整體設(shè)計(jì)思路
    3.2 數(shù)據(jù)的INT8量化
    3.3 單層卷積硬件設(shè)計(jì)
        3.3.1 基本計(jì)算單元的硬件實(shí)現(xiàn)
        3.3.2 循環(huán)展開和數(shù)據(jù)復(fù)用
        3.3.3 數(shù)據(jù)流計(jì)算及量化方式
    3.4 Res Net旁路層硬件設(shè)計(jì)
    3.5 pooling層硬件設(shè)計(jì)
    3.6 sum層硬件設(shè)計(jì)
    3.7 priorbox層和decodeBBoxes層硬件設(shè)計(jì)
    3.8 本章小結(jié)
第四章 基于FPGA的加速方案實(shí)現(xiàn)與系統(tǒng)驗(yàn)證
    4.1 開發(fā)平臺(tái)搭建
        4.1.1 硬件平臺(tái)
        4.1.2 軟件平臺(tái)
    4.2 FPGA加速方案整體實(shí)現(xiàn)
        4.2.1 PCIe模塊實(shí)現(xiàn)
        4.2.2 核心算法實(shí)現(xiàn)
        4.2.3 QSFP模塊實(shí)現(xiàn)
        4.2.4 上位機(jī)程序?qū)崿F(xiàn)
        4.2.5 實(shí)際系統(tǒng)展示
    4.3 整體系統(tǒng)驗(yàn)證與分析
        4.3.1 正確性驗(yàn)證
        4.3.2 檢測效果
        4.3.3 檢測速度
        4.3.4 時(shí)序分析和資源占用率
        4.3.5 功耗
        4.3.6 與其他工作對(duì)比
    4.4 本章小結(jié)
第五章 總結(jié)與展望
    5.1 工作總結(jié)
    5.2 研究展望
參考文獻(xiàn)
致謝
作者簡介


【參考文獻(xiàn)】：
碩士論文
[1]基于FPGA的卷積神經(jīng)網(wǎng)絡(luò)并行加速體系架構(gòu)的研究[D]. 殷偉.西安電子科技大學(xué) 2018



本文編號(hào)：3038392