近年來,隨著智能手機、汽車電子系統(tǒng)、人工智能系統(tǒng)等行業(yè)的發(fā)展,半導(dǎo)體行業(yè)發(fā)展迅速。ADC連接著數(shù)字世界和模擬世界,在集成電路領(lǐng)域中是極其重要的電路模塊,信號傳遞的質(zhì)量、速度和它的電路性能息息相關(guān),因此,研究和設(shè)計高性能的ADC電路是非常有意義的。目前常見的ADC的種類有快閃型（Flash）ADC、Sigma-Delta型ADC、流水線型（Pipeline）ADC、逐次逼近寄存器型（Successive Approximation Register,SAR）ADC等。Pipeline ADC以流水線式的模式工作,廣泛應(yīng)用于高速中高精度的場合。SAR ADC電路的結(jié)構(gòu)簡單,廣泛應(yīng)用于在高速低功耗中精度的場合。比較器作為ADC的核心模塊,它的亞穩(wěn)態(tài)會對ADC電路的整體性能造成影響,在高速ADC電路中比較器的亞穩(wěn)態(tài)問題更為嚴(yán)重。本文設(shè)計了一款10位高速低亞穩(wěn)率流水線逐次逼近模數(shù)轉(zhuǎn)換器（PipelinedSAR ADC）,結(jié)合了傳統(tǒng)Pipeline ADC和SAR ADC電路的優(yōu)點,同時改善了這兩種結(jié)構(gòu)的缺點。首先,闡述了比較器的亞穩(wěn)態(tài),分析了影響比較器亞穩(wěn)態(tài)的因素,并總結(jié)了目前已發(fā)表的降低比較... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：82 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 研究背景及意義
    1.2 國內(nèi)外研究歷史與現(xiàn)狀
    1.3 本論文的主要工作與論文結(jié)構(gòu)
第二章 模數(shù)轉(zhuǎn)換器概述
    2.1 模數(shù)轉(zhuǎn)換器簡介
    2.2 模數(shù)轉(zhuǎn)換器的性能指標(biāo)
        2.2.1 靜態(tài)性能指標(biāo)
        2.2.2 動態(tài)性能指標(biāo)
    2.3 主流模數(shù)轉(zhuǎn)換器的架構(gòu)與簡介
        2.3.1 快閃型（Flash）模數(shù)轉(zhuǎn)換器
        2.3.2 Sigma-Delta型模數(shù)轉(zhuǎn)換器
        2.3.3 逐次逼近寄存器型模數(shù)轉(zhuǎn)換器
            2.3.3.1 采樣保持電路
            2.3.3.2 SAR控制邏輯電路
            2.3.3.3 電容陣列（DAC）電路
            2.3.3.4 比較器電路
        2.3.4 流水線型（Pipeline）模數(shù)轉(zhuǎn)換器
    2.4 本章小結(jié)
第三章 高速低亞穩(wěn)率Pipelined-SAR ADC的結(jié)構(gòu)與建模
    3.1 亞穩(wěn)率概述
        3.1.1 比較器的亞穩(wěn)態(tài)
        3.1.2 ADC電路中的亞穩(wěn)態(tài)
        3.1.3 降低亞穩(wěn)率的方法
            3.1.3.1 Tri-Level Comparator
            3.1.3.2 Metastable-Then-Set Algorithm
            3.1.3.3 Sparkle-Code Error Correction
            3.1.3.4 Sparkle-Code Correction
            3.1.3.5 小結(jié)
    3.2 本文提出的降低亞穩(wěn)率的方法
        3.2.1 比較器的失調(diào)電壓校準(zhǔn)
        3.2.2 雙比較器電路結(jié)構(gòu)
    3.3 Pipelined-SAR ADC的關(guān)鍵模塊設(shè)計
        3.3.1 電容陣列設(shè)計
        3.3.2 殘差電壓放大器設(shè)計
            3.3.2.1 閉環(huán)放大器
            3.3.2.2 動態(tài)放大器
    3.4 Pipelined-SAR ADC系統(tǒng)建模
    3.5 本章小結(jié)
第四章 10位Pipelined-SAR ADC的實現(xiàn)與仿真
    4.1 DAC電容陣列
    4.2 比較器以及比較器失調(diào)校準(zhǔn)
    4.3 殘差電壓放大器
    4.4 電路前仿真結(jié)果
    4.5 本章小結(jié)
第五章 總結(jié)
    5.1 工作總結(jié)
    5.2 后續(xù)工作展望
致謝
參考文獻(xiàn)
攻讀碩士學(xué)位期間取得的成果



本文編號：3035249