隨著移動互聯(lián)網的普及,大數據和云計算等新興技術的興起,通信系統(tǒng)對數據傳輸速率的要求越來越高。由于傳輸信道的高頻損耗、串擾和反射等非理想因素的存在,高速通信系統(tǒng)中信號的完整性將會惡化。為了提高通信質量,高速系統(tǒng)一般都會采用均衡技術,該技術通過對傳輸信道進行高頻補償進而達到降低碼間干擾的目的。由于實際應用中傳輸信道的長度和材質等變化,信道的高頻衰減具有不確定性。為了防止出現(xiàn)欠補償或過補償,設計中需要采用自適應均衡技術,該技術是近年來國內外研究的熱點,其面臨的主要問題是如何在電路復雜度、均衡性能、傳輸速率和功耗等諸多方面進行折中。本文對高速接口自適應均衡技術進行了研究,基于USB3.1背板傳輸系統(tǒng)應用環(huán)境,設計了傳輸速率為5 Gb/s的自適應補償再驅動系統(tǒng),并進行了流片驗證。本文首先介紹了一款適用于均衡系統(tǒng)的高速低失調全差分限幅放大器的設計。設計中采用了有源電感峰化技術來提高系統(tǒng)的帶寬,同時,為了優(yōu)化因器件間失配導致的失調電壓,提出了一種改進的失調電壓消除結構,通過在電壓-電流反饋網路中使用18 pF的電容來構建低通濾波器,該技術可以實現(xiàn)22.8 KHz的高通截止頻率。蒙特卡羅仿真結果表明,... 

【文章來源】：西安電子科技大學陜西省 211工程院校 教育部直屬院校

【文章頁數】：121 頁

【學位級別】：博士

【部分圖文】：

集成電路發(fā)展線路圖和傳輸信道帶寬（a）帶寬增長線路圖（b）背板信道傳輸函數

圖 1.2 背板傳輸系統(tǒng)設計一個可靠高速的背板信道可以解決由信道帶寬受限引起的碼間干擾，設計中需要考慮印制電路板基材的選型、印制線的線寬、線間距、印制板疊層結構、背板連接器的選型和管腳分配等。但是隨著系統(tǒng)傳輸速率的不斷提高，該解決辦法的劣勢越

USB協(xié)議重要發(fā)展節(jié)點

【參考文獻】：
期刊論文
[1]A low power 3.125 Gbps CMOS analog equalizer for serial links[J]. 巨浩,周玉梅,矯逸書.  半導體學報. 2010(11)

博士論文
[1]基于納米工藝的高速自適應均衡技術的研究與實現(xiàn)[D]. 張明科.東南大學 2015
[2]CMOS高速串行數據接收器的研究和設計[D]. 黃林.復旦大學 2005

碩士論文
[1]基于40nm的10Gbps低功耗自適應均衡器的研究與設計[D]. 李雙雨.國防科學技術大學 2016
[2]帶自適應均衡功能2.5Gb/s光接收機前端放大器設計[D]. 付玉信.東南大學 2016
[3]10Gbps SerDes中的高速接口設計[D]. 黃燦燦.電子科技大學 2014



本文編號：3034895