隨著移動(dòng)互聯(lián)網(wǎng)的普及,大數(shù)據(jù)和云計(jì)算等新興技術(shù)的興起,通信系統(tǒng)對數(shù)據(jù)傳輸速率的要求越來越高。由于傳輸信道的高頻損耗、串?dāng)_和反射等非理想因素的存在,高速通信系統(tǒng)中信號(hào)的完整性將會(huì)惡化。為了提高通信質(zhì)量,高速系統(tǒng)一般都會(huì)采用均衡技術(shù),該技術(shù)通過對傳輸信道進(jìn)行高頻補(bǔ)償進(jìn)而達(dá)到降低碼間干擾的目的。由于實(shí)際應(yīng)用中傳輸信道的長度和材質(zhì)等變化,信道的高頻衰減具有不確定性。為了防止出現(xiàn)欠補(bǔ)償或過補(bǔ)償,設(shè)計(jì)中需要采用自適應(yīng)均衡技術(shù),該技術(shù)是近年來國內(nèi)外研究的熱點(diǎn),其面臨的主要問題是如何在電路復(fù)雜度、均衡性能、傳輸速率和功耗等諸多方面進(jìn)行折中。本文對高速接口自適應(yīng)均衡技術(shù)進(jìn)行了研究,基于USB3.1背板傳輸系統(tǒng)應(yīng)用環(huán)境,設(shè)計(jì)了傳輸速率為5 Gb/s的自適應(yīng)補(bǔ)償再驅(qū)動(dòng)系統(tǒng),并進(jìn)行了流片驗(yàn)證。本文首先介紹了一款適用于均衡系統(tǒng)的高速低失調(diào)全差分限幅放大器的設(shè)計(jì)。設(shè)計(jì)中采用了有源電感峰化技術(shù)來提高系統(tǒng)的帶寬,同時(shí),為了優(yōu)化因器件間失配導(dǎo)致的失調(diào)電壓,提出了一種改進(jìn)的失調(diào)電壓消除結(jié)構(gòu),通過在電壓-電流反饋網(wǎng)路中使用18 pF的電容來構(gòu)建低通濾波器,該技術(shù)可以實(shí)現(xiàn)22.8 KHz的高通截止頻率。蒙特卡羅仿真結(jié)果表明,... 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：121 頁

【學(xué)位級(jí)別】：博士

【部分圖文】：

集成電路發(fā)展線路圖和傳輸信道帶寬（a）帶寬增長線路圖（b）背板信道傳輸函數(shù)

圖 1.2 背板傳輸系統(tǒng)設(shè)計(jì)一個(gè)可靠高速的背板信道可以解決由信道帶寬受限引起的碼間干擾，設(shè)計(jì)中需要考慮印制電路板基材的選型、印制線的線寬、線間距、印制板疊層結(jié)構(gòu)、背板連接器的選型和管腳分配等。但是隨著系統(tǒng)傳輸速率的不斷提高，該解決辦法的劣勢越

USB協(xié)議重要發(fā)展節(jié)點(diǎn)

【參考文獻(xiàn)】：
期刊論文
[1]A low power 3.125 Gbps CMOS analog equalizer for serial links[J]. 巨浩,周玉梅,矯逸書.  半導(dǎo)體學(xué)報(bào). 2010(11)

博士論文
[1]基于納米工藝的高速自適應(yīng)均衡技術(shù)的研究與實(shí)現(xiàn)[D]. 張明科.東南大學(xué) 2015
[2]CMOS高速串行數(shù)據(jù)接收器的研究和設(shè)計(jì)[D]. 黃林.復(fù)旦大學(xué) 2005

碩士論文
[1]基于40nm的10Gbps低功耗自適應(yīng)均衡器的研究與設(shè)計(jì)[D]. 李雙雨.國防科學(xué)技術(shù)大學(xué) 2016
[2]帶自適應(yīng)均衡功能2.5Gb/s光接收機(jī)前端放大器設(shè)計(jì)[D]. 付玉信.東南大學(xué) 2016
[3]10Gbps SerDes中的高速接口設(shè)計(jì)[D]. 黃燦燦.電子科技大學(xué) 2014



本文編號(hào)：3034895