隨著超大規(guī)模集成電路工藝的飛速發(fā)展,半導(dǎo)體核心器件的特征尺寸已經(jīng)達到納米量級。傳統(tǒng)平面MOS器件的短溝道效應(yīng)愈發(fā)嚴(yán)峻,性能無法達到要求。鰭型場效應(yīng)晶體管（Fin FET）以其對溝道電荷的優(yōu)秀控制能力,成為了深納米工藝代的核心器件。然而,Fin FET的三維結(jié)構(gòu)中,器件的寬度與鰭（fin）的高度相互關(guān)聯(lián),難以通過任意調(diào)節(jié)器件寬長比來優(yōu)化Fin FET電路性能,這對于靜態(tài)隨機存取存儲器（SRAM）影響尤為巨大。本論文提出了一種具備三個獨立柵極結(jié)構(gòu)的新型Fin FET器件,無需額外增加電壓源即可提供五種數(shù)值的器件閾值特性,能夠順利解決六管SRAM單元固有的讀寫矛盾,并為其設(shè)計優(yōu)化提供了極大的靈活性。本論文的主要研究內(nèi)容及成果如下:改進常規(guī)Fin FET結(jié)構(gòu),本論文設(shè)計了一種具備三個獨立柵極結(jié)構(gòu)的新型Fin FET器件,該器件的制備工藝與常規(guī)CMOS工藝兼容,具有可產(chǎn)業(yè)化制造的優(yōu)勢。本論文分別對Single-fin（單fin結(jié)構(gòu)）和Double-fin（雙fin結(jié)構(gòu)）兩類獨立三柵Fin FET的性能進行了深入研究。首先利用Sentaurus TCAD工具完成了兩類新型器件的直流及交流特性仿真,... 

【文章來源】：華東師范大學(xué)上海市 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：88 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 研究背景
    1.2 國內(nèi)外研究現(xiàn)狀分析
        1.2.1 國外研究現(xiàn)狀
        1.2.2 國內(nèi)研究現(xiàn)狀
    1.3 選題意義與研究內(nèi)容
        1.3.1 論文選題及意義
        1.3.2 主要內(nèi)容與結(jié)構(gòu)
第二章 常規(guī)六管FinFETSRAM單元設(shè)計及優(yōu)化討論
    2.1 六管SRAM單元簡介
    2.2 常規(guī)六管FinFETSRAM單元存在問題分析
    2.3 獨立雙柵FinFET器件及其SRAM應(yīng)用
        2.3.1 獨立雙柵FinFET器件
        2.3.2 采用兩條字線的獨立雙柵FinFETSRAM設(shè)計
        2.3.3 采用反饋的獨立雙柵FinFETSRAM設(shè)計
    2.4 具備非對稱漏極拓展區(qū)結(jié)構(gòu)的六管FinFETSRAM單元
    2.5 具備三種模式的獨立柵極FinFET及其SRAM單元
    2.6 本章小節(jié)
第三章 新型獨立三柵FinFET器件的設(shè)計與分析
    3.1 新型獨立三柵FinFET器件的結(jié)構(gòu)與工藝
        3.1.1 新型獨立三柵FinFET器件結(jié)構(gòu)設(shè)想
        3.1.2 常規(guī)FinFET器件的工藝制備流程
        3.1.3 Single-fin獨立三柵FinFET器件的工藝制備流程
        3.1.4 Double-fin獨立三柵FinFET器件的工藝制備流程
    3.2 新型獨立三柵FinFET器件的TCAD仿真
        3.2.1 TCAD仿真技術(shù)簡介
        3.2.2 新器件的結(jié)構(gòu)定義
    3.3 直流特性分析
        3.3.1 Single-fin結(jié)構(gòu)器件的直流特性分析
        3.3.2 Double-fin結(jié)構(gòu)器件的直流特性分析
    3.4 交流特性分析
        3.4.1 Single-fin結(jié)構(gòu)器件的交流特性分析
        3.4.2 Double-fin結(jié)構(gòu)器件的交流特性分析
    3.5 本章小結(jié)
第四章 基于新型獨立三柵FinFET器件的SRAM設(shè)計
    4.1 采用兩條字線的獨立三柵FinFETSRAM設(shè)計
        4.1.1 采用兩條字線的獨立三柵FinFETSRAM（SRAM-TIG1）
        4.1.2 SRAM-TIG1的仿真結(jié)果驗證
    4.2 采用反饋的獨立三柵FinFETSRAM設(shè)計
        4.2.1 采用反饋的獨立三柵FinFETSRAM（SRAM-TIG2）
        4.2.2 SRAM-TIG2的仿真結(jié)果驗證
    4.3 本章小結(jié)
第五章 總結(jié)與展望
    5.1 總結(jié)
    5.2 展望
參考文獻
碩士在讀期間科研成果
致謝


【參考文獻】：
期刊論文
[1]先進集成電路技術(shù)發(fā)展現(xiàn)狀分析[J]. 張衛(wèi).  集成電路應(yīng)用. 2017(09)
[2]Analytical capacitance model for 14 nm Fin FET considering dual-k spacer[J]. 鄭芳林,劉程晟,任佳琪,石艷玲,孫亞賓,李小進.  Chinese Physics B. 2017(07)
[3]中芯國際推出28納米HKMG制程與聯(lián)芯打造智能手機SoC芯片[J].   電腦與電信. 2016(Z1)

碩士論文
[1]低功耗高穩(wěn)定性八管SRAM單元電路設(shè)計[D]. 晏莎莎.西安電子科技大學(xué) 2011



本文編號：3032746