頻率合成器作為通信系統(tǒng)的核心,可應(yīng)用于儀表技術(shù)、雷達(dá)、航天等諸多領(lǐng)域,隨著電子設(shè)備的飛速發(fā)展以及器件工藝水平的不斷提高,對(duì)頻率合成器的相位噪聲、雜散等性能要求愈發(fā)嚴(yán)格。如何將直接數(shù)字頻率合成（DDS）和鎖相環(huán)頻率合成（PLL）兩種技術(shù)充分結(jié)合,進(jìn)行高性能頻率合成器的研制工作顯得十分重要。本文首先論述了頻率合成器的背景意義及頻率合成技術(shù)的發(fā)展,重點(diǎn)分析DDS和PLL的原理和組成結(jié)構(gòu),對(duì)兩者的相噪、雜散等基本特性進(jìn)行了具體分析。考慮到傳統(tǒng)單一的頻率合成技術(shù)有所限制,本課題采用DDS和PLL的混合式頻率合成技術(shù),給出了三種常用DDS+PLL組合結(jié)構(gòu),綜合本文指標(biāo)要求與可行性考慮,選擇DDS直接激勵(lì)PLL方案進(jìn)行S波段頻率合成器的設(shè)計(jì)。其次,介紹了頻率合成器的設(shè)計(jì)實(shí)現(xiàn)。采用模塊化設(shè)計(jì)思想,以FPGA為中控單元,選取性能優(yōu)良的DDS芯片AD9910和低噪聲數(shù)字鑒相芯片ADF4108為核心構(gòu)建信號(hào)發(fā)生模塊。同時(shí)利用仿真軟件ADIsimPLL 4.20進(jìn)行鎖相環(huán)電路設(shè)計(jì),實(shí)現(xiàn)PLL器件參數(shù)和相關(guān)特性仿真,驗(yàn)證電路功能的同時(shí)提高了設(shè)計(jì)效率。詳細(xì)闡述了DDS模塊和PLL模塊的邏輯時(shí)序?qū)崿F(xiàn),FPGA通過接... 

【文章來(lái)源】：中北大學(xué)山西省

【文章頁(yè)數(shù)】：76 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

七階橢圓型LPF電路

七階橢圓型LPF幅-頻特性仿真曲線

中北大學(xué)學(xué)位論文頻率為 10MHz，進(jìn)行分頻系數(shù)的選擇，包括 13、14、15 三種倍頻系點(diǎn)擊 確認(rèn)配置完成 即可。可繼續(xù)進(jìn)行界面參數(shù)的設(shè)置，每次點(diǎn)擊 恢復(fù)到默認(rèn)的參數(shù)配置。默認(rèn)為 DDS 選擇DRG 工作模式，頻率范圍，上限值為 190MHz，產(chǎn)生步進(jìn)為 10/15KHz 的遞增步長(zhǎng)，更新時(shí)鐘下，PLL 選擇 15 倍頻，最終得到 2.1GHz～2.85GHz 的 S 波段掃頻信號(hào)

【參考文獻(xiàn)】：
期刊論文
[1]大數(shù)據(jù)時(shí)代的航天靶場(chǎng)遙測(cè)思考[J]. 于志堅(jiān),侯金寶.  遙測(cè)遙控. 2015(03)
[2]高頻快速鎖相源設(shè)計(jì)[J]. 王昊,沙莎.  長(zhǎng)春理工大學(xué)學(xué)報(bào)(自然科學(xué)版). 2014(06)
[3]高速PCB電磁兼容的研究[J]. 岳春華,尹征琦.  電子質(zhì)量. 2007(08)
[4]現(xiàn)代頻率合成技術(shù)的研究進(jìn)展[J]. 楊檍,鮑景富.  電訊技術(shù). 2007(02)

博士論文
[1]微波毫米波雷達(dá)頻率源關(guān)鍵技術(shù)研究[D]. 胥鑫.電子科技大學(xué) 2015
[2]直接數(shù)字頻率合成技術(shù)的研究與應(yīng)用[D]. 石雄.華中科技大學(xué) 2007

碩士論文
[1]基于FPGA和DDS技術(shù)的雙通道正交信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)[D]. 劉陽(yáng).中北大學(xué) 2017
[2]2.45GHz鎖相式頻率合成器的設(shè)計(jì)與實(shí)現(xiàn)[D]. 唐宇剛.中國(guó)科學(xué)技術(shù)大學(xué) 2017
[3]應(yīng)用于混合頻率綜合器中混頻器的研究[D]. 喬利娜.內(nèi)蒙古大學(xué) 2017
[4]基于DDS的超寬帶高性能微波頻率源研究[D]. 沈亞飛.東南大學(xué) 2017
[5]雷達(dá)目標(biāo)模擬器的數(shù)字化關(guān)鍵技術(shù)研究[D]. 戚群.長(zhǎng)春理工大學(xué) 2017
[6]小型化數(shù)字式頻率合成器的設(shè)計(jì)與實(shí)現(xiàn)[D]. 白振強(qiáng).電子科技大學(xué) 2016
[7]全數(shù)字鎖相環(huán)的研究與設(shè)計(jì)[D]. 莫妍妍.深圳大學(xué) 2016
[8]基于FPGA的直接數(shù)字頻率合成器研究[D]. 賀理.蘇州大學(xué) 2016
[9]基于FPGA的高精度相位可控DDS的設(shè)計(jì)與實(shí)現(xiàn)[D]. 王晉偉.中北大學(xué) 2016
[10]GHz高頻信號(hào)發(fā)生器的研制[D]. 李鵬.陜西師范大學(xué) 2016



本文編號(hào)：3027854