針對(duì)硅光子集成回路缺少實(shí)用化光源的問題,提出了一種1.55μm波段InP基FP激光器芯片、InP基PIN光電探測(cè)器芯片與硅光波導(dǎo)芯片集成模塊的設(shè)計(jì)與制備方法。使用CMOS工藝兼容的硅光無源器件制備工藝,設(shè)計(jì)并制備了倒拉錐型端面耦合器,與錐形透鏡光纖耦合效率為36.7%。采用微組裝對(duì)準(zhǔn)技術(shù)將激光器芯片與硅波導(dǎo)芯片耦合、UV固化膠固化后耦合效率為35.8%,1 dB耦合對(duì)準(zhǔn)容差橫向?yàn)?.2μm,縱向?yàn)?.95μm。 

【文章來源】：光電子技術(shù). 2020,40(01)北大核心

【文章頁數(shù)】：6 頁

【部分圖文】：

硅基光柵-InP基光電探測(cè)器鍵合圖

使用FDTD（時(shí)域有限差分方法）對(duì)端面耦合結(jié)構(gòu)進(jìn)行仿真，硅波導(dǎo)上覆蓋的SiO2厚度2μm，折射率為1.45；倒拉錐硅光波導(dǎo)結(jié)構(gòu)參數(shù)為：長(zhǎng)度80μm、寬度由500 nm漸變至150 nm。仿真結(jié)果如圖4所示，圖4(a）為150 nm寬波導(dǎo)端面處的模場(chǎng)圖，模場(chǎng)面積約4×4μm2，由于端面處硅波導(dǎo)過窄，無法將光限制在硅波導(dǎo)中，硅光波導(dǎo)中的光擴(kuò)散到二氧化硅包層中，圖4(b）為150 nm寬波導(dǎo)端面外1μm處的模場(chǎng)圖，模場(chǎng)面積約為5×5μm2，此時(shí)的光被限制在二氧化硅包層中。圖5(a）為掃描電子顯微鏡下深硅刻蝕面形貌圖。使用纖芯直徑為4μm的錐形透鏡光纖測(cè)得端面耦合效率為19.9%，這是由于刻蝕時(shí)基臺(tái)溫度較高，導(dǎo)致端面耦合器的端面刻蝕比較粗糙，耦合效率較低。改善刻蝕條件，將基臺(tái)溫度穩(wěn)定在20℃，刻蝕面形貌改善，如圖5(b）所示。此時(shí)使用光斑尺寸為4μm的錐形透鏡光纖測(cè)量的端面耦合效率為36.7%。

圖1 激光器-硅波導(dǎo)耦合示意圖硅光波導(dǎo)芯片制備工藝如下：首先采用電子束光刻機(jī)（Vistec EBPG 5200）光刻出全刻蝕的波導(dǎo)和倒拉錐結(jié)構(gòu)，使用ZEP520作為電子束光刻膠。然后通過電感耦合等離子體反應(yīng)離子刻蝕機(jī)（ICP-RIE）在頂硅層刻蝕出波導(dǎo)和倒拉錐結(jié)構(gòu)。采用電子束光刻技術(shù)光刻出淺刻蝕的光柵圖形，使用ICP-RIE刻蝕機(jī)在硅層刻蝕出光柵，采用等離子體增強(qiáng)化學(xué)氣相沉積技術(shù)（PECVD）沉積2μm的氧化硅層。利用化學(xué)機(jī)械拋光技術(shù)（CMP）將硅光芯片背面減薄，芯片總厚度減薄至300μm。利用紫外光刻機(jī)和基于CHF3氣體的ICP-RIE深硅刻蝕機(jī)制作出深300μm寬1 mm的溝槽。得到如圖1所示的具有端面水平耦合器、硅光波導(dǎo)、光柵垂直耦合器的硅光無源芯片。硅光芯片端面測(cè)試儀器為掃描電子顯微鏡，InP基激光器光波長(zhǎng)測(cè)試儀器為近紅外波段光譜儀，激光器/硅光波導(dǎo)芯片耦合平臺(tái)為六軸精密對(duì)準(zhǔn)測(cè)試平臺(tái)。


本文編號(hào)：3027194