在過去的幾十年中,互補(bǔ)金屬氧化物半導(dǎo)體（Complementary Metal Oxide Semiconductor,CMOS）工藝主導(dǎo)了主流的硅基集成電路技術(shù)。隨著CMOS集成電路進(jìn)入納米尺度,工作頻率和集成度都達(dá)到前所未有的水平。然而,在制造過程中原子層級的工藝過程隨機(jī)變異引起的影響也急劇增加。尤其是當(dāng)45nm技術(shù)節(jié)點(diǎn)之后,金屬柵極的使用引入了金屬功函數(shù)變異。這導(dǎo)致了集成電路中相同設(shè)計(jì)的所有金屬-氧化物半導(dǎo)體場效應(yīng)晶體管（Metal-OxideSemiconductor Field-Effect Transistor,MOSFET）上的總體功函數(shù)都不盡相同。因此,這種工藝隨機(jī)變化帶來的影響對集成電路的制造性能和成品率提出了巨大挑戰(zhàn)。本論文主要借助Sentaurus TCAD仿真軟件對納米CMOS器件進(jìn)行電學(xué)特性的數(shù)值仿真與統(tǒng)計(jì)分析,并進(jìn)一步探索新型CMOS器件結(jié)構(gòu)對隨機(jī)行為的影響。這些仿真與結(jié)果將很好為新型納米CMOS集成器件和電路的設(shè)計(jì)和制造提供參考和借鑒。論文的主要研究內(nèi)容安排如下。本文第一部分針對目前的研究現(xiàn)狀和不足,根據(jù)平均晶粒尺寸與柵極面積之比的概念,建立了器件結(jié)構(gòu)模型... 

【文章來源】：杭州電子科技大學(xué)浙江省

【文章頁數(shù)】：55 頁

【學(xué)位級別】：碩士

【部分圖文】：

Sentaurus工具3D器件仿真流程圖

18杭州電子科技大學(xué)碩士學(xué)位論文結(jié)構(gòu)的金屬柵極材料，它們的金屬功函數(shù)與金屬晶粒取向之間的關(guān)系為：當(dāng)晶粒取向?yàn)楦怕?0%的<100>時(shí)，功函數(shù)為4.6eV；當(dāng)取向?yàn)楦怕?0%的<111>時(shí)，功函數(shù)為4.4eV。圖3.1(a)GAANWFET和(b)JLFinFET的功函數(shù)隨機(jī)波動(dòng)的仿真示意圖3.3各項(xiàng)電學(xué)特性的定義3.3.1閾值電壓正常情況下，柵電壓產(chǎn)生的電場控制著MOSFET源端和漏端之間的溝道區(qū)內(nèi)載流子的產(chǎn)生。使溝道區(qū)源端形成強(qiáng)反型時(shí)的柵源電壓定義為閾值電壓。閾值反型點(diǎn)的定義為：對于p型器件當(dāng)表面勢=2時(shí)或?qū)τ趎型器件當(dāng)表面勢=2時(shí)的器件狀態(tài)。以NMOS為例，形成反型層時(shí)溝道如圖3.2所示。在金屬柵極加上正電壓，電場從上至下的穿入半導(dǎo)體，作為多子的空穴就會(huì)被推離氧化物-半導(dǎo)體界面�？昭ū煌齐x界面，由于固定不動(dòng)的被離化了的受主原子的存在，一個(gè)負(fù)的空間電荷區(qū)就形成了。圖3.2正柵壓偏置且存在電子堆積層的NMOS電容器加正偏柵壓時(shí)的MOS結(jié)構(gòu)能帶圖將會(huì)有一定層度的彎曲。所加的電壓，通過柵氧化層的勢差和表面勢將發(fā)生變化，可以寫為：=+=++(3.5)在閾值點(diǎn)，定義=，其中是產(chǎn)生電子反型層電荷的閾值電壓。在閾值點(diǎn)表面勢=2，因此式可以寫成：=+2+(3.6)其中，是與金屬上電荷和柵氧化層電容相關(guān)的：=′,′為柵金屬上的

18杭州電子科技大學(xué)碩士學(xué)位論文結(jié)構(gòu)的金屬柵極材料，它們的金屬功函數(shù)與金屬晶粒取向之間的關(guān)系為：當(dāng)晶粒取向?yàn)楦怕?0%的<100>時(shí)，功函數(shù)為4.6eV；當(dāng)取向?yàn)楦怕?0%的<111>時(shí)，功函數(shù)為4.4eV。圖3.1(a)GAANWFET和(b)JLFinFET的功函數(shù)隨機(jī)波動(dòng)的仿真示意圖3.3各項(xiàng)電學(xué)特性的定義3.3.1閾值電壓正常情況下，柵電壓產(chǎn)生的電場控制著MOSFET源端和漏端之間的溝道區(qū)內(nèi)載流子的產(chǎn)生。使溝道區(qū)源端形成強(qiáng)反型時(shí)的柵源電壓定義為閾值電壓。閾值反型點(diǎn)的定義為：對于p型器件當(dāng)表面勢=2時(shí)或?qū)τ趎型器件當(dāng)表面勢=2時(shí)的器件狀態(tài)。以NMOS為例，形成反型層時(shí)溝道如圖3.2所示。在金屬柵極加上正電壓，電場從上至下的穿入半導(dǎo)體，作為多子的空穴就會(huì)被推離氧化物-半導(dǎo)體界面。空穴被推離界面，由于固定不動(dòng)的被離化了的受主原子的存在，一個(gè)負(fù)的空間電荷區(qū)就形成了。圖3.2正柵壓偏置且存在電子堆積層的NMOS電容器加正偏柵壓時(shí)的MOS結(jié)構(gòu)能帶圖將會(huì)有一定層度的彎曲。所加的電壓，通過柵氧化層的勢差和表面勢將發(fā)生變化，可以寫為：=+=++(3.5)在閾值點(diǎn)，定義=，其中是產(chǎn)生電子反型層電荷的閾值電壓。在閾值點(diǎn)表面勢=2，因此式可以寫成：=+2+(3.6)其中，是與金屬上電荷和柵氧化層電容相關(guān)的：=′,′為柵金屬上的


本文編號：3026448