隨著因特網(wǎng)的普遍應(yīng)用和通信速率的不斷提升,傳統(tǒng)通信網(wǎng)絡(luò)的使用正在遭遇瓶頸。光纖通信網(wǎng)絡(luò)因具有信道容量大、保密性好、抗干擾能力強(qiáng)等優(yōu)點(diǎn)而得到很多關(guān)注。而垂直腔表面發(fā)射激光器（Vertical Cavity Surface Emitting Laser, VCSEL）易于制造2維陣列,容易實(shí)現(xiàn)并行通信且驅(qū)動(dòng)電流小,因此在短距離通信中得到廣泛應(yīng)用。本論文設(shè)計(jì)的VCSEL驅(qū)動(dòng)器包括限幅放大器、驅(qū)動(dòng)電路及5位直流DAC。限幅放大器采用基本的差分對(duì)結(jié)構(gòu),實(shí)現(xiàn)放大和限幅功能。為了補(bǔ)償由鍵合線(xiàn)電感、焊盤(pán)電容和激光管在信號(hào)邊沿產(chǎn)生的振鈴,驅(qū)動(dòng)電路部分采用了預(yù)加重技術(shù),增大了眼圖的睜開(kāi)度并減小了峰峰值抖動(dòng)。本論文基于預(yù)加重技術(shù)又對(duì)補(bǔ)償電路進(jìn)行了優(yōu)化,通過(guò)將補(bǔ)償信號(hào)產(chǎn)生的反向振鈴和原始信號(hào)的振鈴對(duì)齊相加進(jìn)行消除,更大程度地減小了輸出信號(hào)的抖動(dòng)。為了節(jié)省功耗,驅(qū)動(dòng)電路使用單端輸出的非對(duì)稱(chēng)結(jié)構(gòu)。本論文使用DAC來(lái)調(diào)節(jié)調(diào)制電流和偏置電流的大小。DAC的帶隙基準(zhǔn)電路中主要考慮運(yùn)算放大器失調(diào)電壓的問(wèn)題,通過(guò)采用較大的三極管尺寸比例,減小失調(diào)誤差的影響。基準(zhǔn)電流通過(guò)帶隙基準(zhǔn)源和一個(gè)片外電阻產(chǎn)生,解決了由于片內(nèi)電阻隨工藝... 

【文章來(lái)源】：東南大學(xué)江蘇省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：71 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 課題背景和意義
        1.1.1 光纖通信系統(tǒng)
        1.1.2 國(guó)內(nèi)外發(fā)展現(xiàn)狀
    1.2 本文研究的主要內(nèi)容
    1.3 論文的組織結(jié)構(gòu)
第2章 VCSEL驅(qū)動(dòng)器的理論分析
    2.1 VCSEL驅(qū)動(dòng)器的組成
    2.2 限幅放大器的設(shè)計(jì)原理
        2.2.1 限幅放大器的跨導(dǎo)分析
        2.2.2 限幅放大器輸出擺率分析
        2.2.3 限幅放大器的級(jí)聯(lián)
    2.3 驅(qū)動(dòng)電路的設(shè)計(jì)原理
        2.3.1 驅(qū)動(dòng)電路的基本考慮
        2.3.2 驅(qū)動(dòng)電路中非理想因素的影響
    2.4 DAC的基本概念介紹
    2.5 光源
    2.6 本章小結(jié)
第3章 VCSEL驅(qū)動(dòng)模塊的設(shè)計(jì)
    3.1 限幅放大器及輸入輸出緩沖的設(shè)計(jì)
        3.1.1 輸入緩沖器
        3.1.2 限幅放大器及輸出緩沖
    3.2 延時(shí)單元的設(shè)計(jì)
    3.3 驅(qū)動(dòng)電路的設(shè)計(jì)
        3.3.1 負(fù)載模型分析
        3.3.2 預(yù)加重技術(shù)
        3.3.3 驅(qū)動(dòng)電路設(shè)計(jì)
    3.4 DAC的設(shè)計(jì)
        3.4.1 帶隙基準(zhǔn)的設(shè)計(jì)
        3.4.2 電壓轉(zhuǎn)電流電路
        3.4.3 電流源的設(shè)計(jì)
    3.5 本章小結(jié)
第4章 VCSEL驅(qū)動(dòng)電路的優(yōu)化
    4.1 預(yù)加重技術(shù)的應(yīng)用問(wèn)題分析
    4.2 優(yōu)化電路的設(shè)計(jì)
        4.2.1 優(yōu)化原理分析
        4.2.2 優(yōu)化電路設(shè)計(jì)
    4.3 本章小結(jié)
第5章 版圖設(shè)計(jì)和后仿真
    5.1 版圖設(shè)計(jì)
    5.2 后仿真
    5.3 本章小結(jié)
第6章 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
參考文獻(xiàn)
攻讀碩士學(xué)位期間發(fā)表的論文
致謝


【參考文獻(xiàn)】：
期刊論文
[1]預(yù)加重在高速電路板中的應(yīng)用[J]. 李殿來(lái),龔欣,王智君.  電子科技. 2014(08)
[2]預(yù)加重與線(xiàn)性均衡技術(shù)在高速背板中的應(yīng)用[J]. 楊春梅.  中國(guó)集成電路. 2012(12)
[3]0.18μm CMOS工藝10Gb/s VCSEL電壓驅(qū)動(dòng)器設(shè)計(jì)[J]. 張玉良,王志功,苗澎,田玲.  中國(guó)集成電路. 2009(09)
[4]10Gb/s×12通道VCSEL驅(qū)動(dòng)器陣列設(shè)計(jì)[J]. 錢(qián)照華,王志功,苗澎,張子航.  光通信技術(shù). 2009(02)
[5]0.25μm CMOS工藝實(shí)現(xiàn)的3.125 Gb/s×12通道VCSEL驅(qū)動(dòng)器陣列[J]. 黃颋,王志功,李連鳴,王曉明,喬廬峰.  電子學(xué)報(bào). 2004(02)



本文編號(hào)：3018295