設計了一種低功耗16位100 MS/s的流水線A/D轉(zhuǎn)換器。通過采用級間電容縮減技術,并優(yōu)化增益數(shù)模轉(zhuǎn)換器（MDAC）的結構,降低采樣電容的面積。流水線前兩級采用高性能低功耗運算跨導放大器（OTA）,通過動態(tài)偏置技術進一步降低功耗。芯片采用0.18μm混合信號CMOS工藝,1.8 V單電源供電。經(jīng)測試,流水線A/D轉(zhuǎn)換器在5 MHz的輸入頻率下,信噪失真比（SNDR）為74.2 dB,無雜散動態(tài)范圍（SFDR）為91.9 dB,整體功耗為210 mW。 

【文章來源】：電子技術應用. 2017,43(01)北大核心

【文章頁數(shù)】：4 頁

【文章目錄】：
0 引言
1 ADC結構
2 ADC電路設計
    2.1 MDAC結構
    2.2 OTA設計
    2.3 動態(tài)偏置電路
3 測試結果
4 結論



本文編號：3016409