隨著集成電路特征尺寸不斷減小和芯片設(shè)計(jì)復(fù)雜度、集成度提高,給芯片物理設(shè)計(jì)帶來(lái)諸多挑戰(zhàn),不僅要滿足芯片的時(shí)序、面積、功耗和設(shè)計(jì)周期要求,還要面臨著天線效應(yīng)、信號(hào)串?dāng)_、電壓降和電遷移等制約。尤其面對(duì)超大規(guī)模集成電路的物理設(shè)計(jì),展平式設(shè)計(jì)方法往往無(wú)法同時(shí)滿足多個(gè)設(shè)計(jì)目標(biāo),這就需要采用層次化設(shè)計(jì)方法或研究新的設(shè)計(jì)方式。層次化物理設(shè)計(jì)方式縮短了設(shè)計(jì)周期,具有重要的社會(huì)效益和經(jīng)濟(jì)價(jià)值。相比于H.264編碼標(biāo)準(zhǔn),H265視頻編碼芯片能提供更高的編碼效率。在課題組其他成員完成H265視頻編碼芯片的RTL代碼設(shè)計(jì)并通過(guò)仿真驗(yàn)證基礎(chǔ)上,本文研究從RTL代碼到GDSII格式版圖文件生成的整個(gè)物理設(shè)計(jì)過(guò)程,并針對(duì)縮短設(shè)計(jì)周期、時(shí)序收斂、減小面積、優(yōu)化功耗、消除天線效應(yīng)、解決信號(hào)串?dāng)_、時(shí)鐘樹(shù)網(wǎng)絡(luò)優(yōu)化、電源網(wǎng)絡(luò)設(shè)計(jì)優(yōu)化和Timing ECO等具體問(wèn)題進(jìn)行研究。在芯片的物理設(shè)計(jì)中,采用層次化物理設(shè)計(jì)方法并行完成多個(gè)子模塊的物理設(shè)計(jì)和實(shí)現(xiàn)整個(gè)芯片的物理設(shè)計(jì),該方法大大縮短芯片物理設(shè)計(jì)周期。為實(shí)現(xiàn)時(shí)序收斂,采用基于物理信息的邏輯綜合、路徑分類優(yōu)化、層次化透明接口邏輯路徑優(yōu)化、不規(guī)則網(wǎng)格型時(shí)鐘網(wǎng)絡(luò)和Timing ECO等... 

【文章來(lái)源】：福州大學(xué)福建省 211工程院校

【文章頁(yè)數(shù)】：74 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖２－１?ＢＡＭ模型簡(jiǎn)單示意圖??

??２．?１．１?ＢＡＩＶ！模型介紹??如圖２－１所示是一個(gè)簡(jiǎn)單的ＢＡＭ模型示意圖，與原始的網(wǎng)表比較，ＢＡＭ模??型移除所有寄存器到寄存器之間路徑，只保留部分網(wǎng)表，主要包括：??（１）

??如圖２－３所示分別為ＥＴＭ模型模塊庫(kù)類型和包裝核類型示意圖，這兩種模??型具有的相同時(shí)序弧，主要區(qū)別在于模塊庫(kù)模型不會(huì)保留模塊邊緣路徑，而是把??影響因素集成在模型中。包裝核模型的模塊邊緣路徑會(huì)被反標(biāo)上詳細(xì)的寄生參數(shù)，??這部分信息會(huì)隨著ＥＴＭ模型生產(chǎn)而存儲(chǔ)在ＳＰＥＦ文件中。??ｃｌｋｂ?ｃｌｋｂ??圖２－３?ＥＴＭ模型模塊庫(kù)（左）和包裝核類型（右）示意圖??２．?１．３?ＢＡＭ模型和ＥＴＭ模型的應(yīng)用研究??ＢＡＭ模型和ＥＴＭ模型具有不同特點(diǎn)，其對(duì)應(yīng)的應(yīng)用場(chǎng)景也不同。ＢＡＭ模??型具有接口邏輯路徑可優(yōu)化性，ＥＴＭ模型對(duì)基于層次化物理設(shè)計(jì)方式的信號(hào)串??擾分析具有更好的支撐能力。ＢＡＭ模型和ＥＴＭ模型的的差別使得它們應(yīng)用方??向不同。ＢＡＭ模型保存的子模塊信息多，時(shí)序信息準(zhǔn)確且對(duì)接口邏輯路徑優(yōu)化??友善。但是面對(duì)超大規(guī)模集成層次化物理設(shè)計(jì)時(shí)，信號(hào)串?dāng)_分析能力弱和子模塊??信息過(guò)多成為其較大缺點(diǎn)，甚至依舊由于信息過(guò)大導(dǎo)致設(shè)計(jì)周期長(zhǎng)。每一次子模??塊發(fā)生變化時(shí)都要重新生成ＢＡＭ模型

【參考文獻(xiàn)】：
期刊論文
[1]基于Cell對(duì)稱矩陣結(jié)構(gòu)的電路劃分方法[J]. 蔣艷德,郭陽(yáng),王濟(jì)銘.  計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào). 2016(05)
[2]一種clock mesh與H-tree混合時(shí)鐘樹(shù)設(shè)計(jì)方法[J]. 伍艷春.  電子技術(shù)與軟件工程. 2016(06)
[3]基于802.11ac的FFT/IFFT處理器設(shè)計(jì)[J]. 施隆照,郭冀閩.  微電子學(xué)與計(jì)算機(jī). 2016(03)
[4]溫控芯片系統(tǒng)設(shè)計(jì)中低功耗的實(shí)現(xiàn)[J]. 王鵬.  科技風(fēng). 2015(11)
[5]后端實(shí)現(xiàn)時(shí)幾種減小時(shí)鐘延遲的有效方法[J]. 顧光華,張海平,何志偉.  電子與封裝. 2014(03)
[6]一種有效的面向軟模塊的VLSI布圖規(guī)劃算法[J]. 杜世民,夏銀水,黃誠(chéng),楊潤(rùn)萍.  計(jì)算機(jī)工程與應(yīng)用. 2014(04)
[7]VLSI電路劃分問(wèn)題的分散搜索算法[J]. 朱文興,程泓.  電子學(xué)報(bào). 2012(06)
[8]集成電路中的天線效應(yīng)[J]. 劉義凱,劉麗娜.  微處理機(jī). 2011(06)
[9]芯片層次化物理設(shè)計(jì)中的時(shí)序預(yù)算及時(shí)序收斂[J]. 楊磊,孫豐剛,柳平增,孫賽賽.  計(jì)算機(jī)與數(shù)字工程. 2011(10)

碩士論文
[1]HEVC編碼器中運(yùn)動(dòng)估計(jì)的VLSI架構(gòu)設(shè)計(jì)[D]. 劉凱麗.中國(guó)科學(xué)技術(shù)大學(xué) 2017
[2]藍(lán)牙芯片功耗管理單元（PMU）的設(shè)計(jì)與實(shí)現(xiàn)[D]. 李密.東南大學(xué) 2016
[3]28nm工藝下雙核Cortex-A9處理器芯片的物理設(shè)計(jì)[D]. 高明.東南大學(xué) 2016
[4]微型無(wú)鉛焊點(diǎn)電遷移行為研究[D]. 趙永猛.河南科技大學(xué) 2015
[5]國(guó)標(biāo)UHF RFID標(biāo)簽芯片數(shù)字電路后端設(shè)計(jì)[D]. 王留.杭州電子科技大學(xué) 2015
[6]40納米工藝下高性能DSP內(nèi)核的物理設(shè)計(jì)與優(yōu)化[D]. 程偉.國(guó)防科學(xué)技術(shù)大學(xué) 2015
[7]快速非均勻時(shí)鐘網(wǎng)格結(jié)構(gòu)的設(shè)計(jì)與優(yōu)化[D]. 潘文勝.國(guó)防科學(xué)技術(shù)大學(xué) 2013
[8]雙重圖形技術(shù)在后端設(shè)計(jì)中的解決方案[D]. 張蕓.復(fù)旦大學(xué) 2013
[9]時(shí)鐘網(wǎng)格的設(shè)計(jì)與分析[D]. 石柱.國(guó)防科學(xué)技術(shù)大學(xué) 2012
[10]魚(yú)骨型時(shí)鐘結(jié)構(gòu)的研究與實(shí)現(xiàn)[D]. 曾艷飛.國(guó)防科學(xué)技術(shù)大學(xué) 2012



本文編號(hào)：3014154