發(fā)布時(shí)間：2021-02-02 02:48

　　集成電路測試技術(shù)隨著集成電路技術(shù)的發(fā)展而發(fā)展,并且在集成電路的研發(fā)、設(shè)計(jì)、生產(chǎn)和應(yīng)用等各方面都可以看到集成電路測試儀的身影。近十幾年隨著超大規(guī)模集成電路制造技術(shù)的發(fā)展,使得具有一定數(shù)量的數(shù)字管腳集成電路得到廣泛應(yīng)用,此類集成電路測試要求集成電路測試儀能夠進(jìn)行幾百次的電壓、電流和時(shí)序測試以及百萬次的功能測試,如此大規(guī)模的功能測試意味著海量的測試向量需要存儲(chǔ)并下發(fā)給被測件。因此,集成電路測試儀器如何方便地對(duì)具有上述特點(diǎn)集成電路進(jìn)行功能測試成為當(dāng)前亟需解決的問題。本文首先介紹了數(shù)字集成電路測試儀的相關(guān)結(jié)構(gòu)和功能測試涉及的測試向量相關(guān)內(nèi)容,結(jié)合測試需求設(shè)計(jì)了一種IC（Integrated Circuit）測試儀的測試向量存儲(chǔ)管理模塊（Digital Signal Input/Output,DSIO）,并給出了模塊設(shè)計(jì)原理、功能描述以及主要存在問題的解決方案。根據(jù)數(shù)字集成電路測試儀的一般構(gòu)成,本文模塊硬件主要由FPGA（Field Programmable Gate Array）控制處理核心和DDR3 SDRAM（Double Data Rate 3Synchronous Dynamic Ran... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：76 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 集成電路的發(fā)展?fàn)顩r
        1.1.1 集成電路的分類
        1.1.2 集成電路發(fā)展的特點(diǎn)
    1.2 集成電路測試的發(fā)展?fàn)顩r
        1.2.1 集成電路測試的發(fā)展
        1.2.2 集成電路測試的重要性
        1.2.3 集成電路測試的分類
    1.3 主要研究內(nèi)容及章節(jié)安排
第二章 數(shù)字IC測試儀DSIO模塊設(shè)計(jì)
    2.1 數(shù)字集成電路測試儀硬件框架介紹
    2.2 測試向量
    2.3 模塊設(shè)計(jì)原理及功能描述
    2.4 主要問題解決方案
        2.4.1 測試向量緩存方案
        2.4.2 測試向量處理方案
        2.4.3 DDR3 SDRAM讀寫總線仲裁方案
        2.4.4 測試向量預(yù)讀取處理
    2.5 本章小結(jié)
第三章 DSIO模塊的硬件實(shí)現(xiàn)
    3.1 系統(tǒng)設(shè)計(jì)原則
    3.2 FPGA及 DDR3 SDRAM的選型介紹
        3.2.1 FPGA芯片介紹
        3.2.2 DDR3 SDRAM芯片介紹
    3.3 電子引腳
    3.4 DSIO模塊硬件框架設(shè)計(jì)
    3.5 DDR3 SDRAM存儲(chǔ)器的多端口讀寫控制設(shè)計(jì)
        3.5.1 DDR3 SDRAM工作原理
        3.5.2 多端口讀寫數(shù)據(jù)控制器設(shè)計(jì)
        3.5.3 讀寫數(shù)據(jù)緩存接口
    3.6 本章小結(jié)
第四章 DSIO模塊的可編程邏輯實(shí)現(xiàn)
    4.1 DSIO模塊的可編程邏輯總體設(shè)計(jì)框架
    4.2 時(shí)鐘路由與MIG核例化
        4.2.1 時(shí)鐘電路
        4.2.2 DDR3 MIG核例化
    4.3 DSIO模塊的DDR3 SDRAM存儲(chǔ)控制邏輯
        4.3.1 DSIO預(yù)讀數(shù)據(jù)控制邏輯
        4.3.2 DSIO DDR3 讀寫控制邏輯
    4.4 DSIO模塊的讀寫數(shù)據(jù)總線仲裁邏輯
    4.5 本章小結(jié)
第五章 測試結(jié)果及分析
    5.1 DSIO模塊性能測試
        5.1.1 正確性及預(yù)讀測試
        5.1.2 多端口數(shù)據(jù)連續(xù)性測試
        5.1.3 DSIO模塊數(shù)據(jù)總線仲裁測試
        5.1.4 測試向量發(fā)送及捕獲速率測試
        5.1.5 多端口混合讀寫帶寬測試
    5.2 本章小結(jié)
第六章 總結(jié)與展望
致謝
參考文獻(xiàn)
附錄



本文編號(hào)：3013905