碳化硅（SiC）具有寬禁帶,高擊穿電場,高熱導(dǎo)率等優(yōu)點(diǎn),是優(yōu)良的第三代半導(dǎo)體材料。SiC MOS器件特別適用于高溫,高頻大功率,強(qiáng)輻射的工作條件,在航空航天,核能,通訊等領(lǐng)域具有廣泛的應(yīng)用前景。然而SiC/SiO₂界面質(zhì)量較差,界面態(tài)密度較高,這樣會(huì)導(dǎo)致反型溝道遷移率較低,閾值電壓,柵可靠性等問題,極大地限制了SiC MOS器件的性能。改善界面質(zhì)量,降低器件界面態(tài)密度仍是當(dāng)前的熱點(diǎn)問題,其中氧化后退火被證明是一種有效的手段。本文研究了三種SiC熱氧化退火氣氛（NO,Ar,N₂）的效果,對(duì)這三種氣氛下退火的n型4H-SiC MOS電容樣品進(jìn)行了測試與分析。樣品的C-V測試結(jié)果表明:NO退火樣品的平帶電壓正偏較小,氧化層陷阱密度Not,近界面陷阱密度Niot以及界面態(tài)密度Dit也均明顯小于另兩個(gè)樣品。這說明NO退火能更有效的減少界面態(tài),氧化層中的近界面陷阱與氧化層中的陷阱。I-V測試結(jié)果表明,界面態(tài)密度較低的NO退火樣品相比于Ar和N₂退火樣品,其半導(dǎo)體材料與氧化絕緣層之間的勢壘高度Fb值較高,漏電流較低。電壓應(yīng)力測試的結(jié)果... 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：84 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
符號(hào)對(duì)照表
縮略語對(duì)照表
第一章 緒論
    1.1 本文研究背景
        1.1.1 SiC器件的優(yōu)勢
        1.1.2 SiC半導(dǎo)體器件發(fā)展與市場化現(xiàn)狀
        1.1.3 SiC半導(dǎo)體器件的工藝的發(fā)展
2/SiC界面陷阱">    1.2 SiO₂/SiC界面陷阱
2/SiC MOS結(jié)構(gòu)中界面陷阱的構(gòu)成">        1.2.1 SiO₂/SiC MOS結(jié)構(gòu)中界面陷阱的構(gòu)成
2/SiC界面態(tài)陷阱的成因">        1.2.2 SiO₂/SiC界面態(tài)陷阱的成因
2/SiC界面質(zhì)量提升方法的研究">    1.3 SiO₂/SiC界面質(zhì)量提升方法的研究
        1.3.1 SiC材料：晶向?qū)缑嫣匦缘挠绊?br>        1.3.2 氧化或氧化后退火工藝對(duì)界面特性的影響
    1.4 本文的主要工作
第二章 SiC MOS電容的表征方法研究
    2.1 MOS電容的I-V測試
        2.1.1 MOS漏電機(jī)理
        2.1.2 I-V測試提取擊穿場強(qiáng)與勢壘高度
    2.2 SiC MOS的C-V特性
    2.3 用C-V數(shù)據(jù)提取平帶電壓
ot與近界面氧化層陷阱密度N_iot">    2.4 利用C-V提取氧化層陷阱密度N_ot與近界面氧化層陷阱密度Niot

    2.5 SiC MOS界面態(tài)密度的提取
        2.5.1 高頻法（Terman法）
        2.5.2 高頻—準(zhǔn)靜態(tài)法
        2.5.3 電導(dǎo)法
it與E_c-E_it的對(duì)應(yīng)關(guān)系">        2.5.4 D_it與E_c-E_it的對(duì)應(yīng)關(guān)系
第三章 4H-SiC MOS電容的制備和結(jié)構(gòu)測試
    3.1 試驗(yàn)樣品的制備
        3.1.1 襯底清洗
        3.1.2 外延生長與摻雜
        3.1.3 襯底氧化
        3.1.4 氧化后退火
        3.1.5 電極制作
    3.2 樣品物理結(jié)構(gòu)測試
        3.2.1 光譜橢偏儀測試
        3.2.2 原子力顯微鏡（AFM）測試
        3.2.3 二次離子質(zhì)譜（SIMS）測試
第四章 4H-SiC MOS電容的電學(xué)特性測試與分析
    4.1 I-V測試
b的提取">        4.1.2 半導(dǎo)體材料與氧化絕緣層之間的勢壘高度F_b的提取
    4.2 高頻C-V，G-V與電導(dǎo)測試
fb和氧化層陷阱密度N_ot以及近界面氧化層陷阱密度N_iot">        4.2.1 C-V曲線提取平帶電壓V_fb和氧化層陷阱密度N_ot以及近界面氧化層陷阱密度N_iot

        4.2.2 用電導(dǎo)法提取界面態(tài)密度D_it

第五章 4H-SiC MOS電容的電壓應(yīng)力可靠性測試與高溫測試
    5.1 電壓應(yīng)力測試
        5.1.1 電壓應(yīng)力測試實(shí)驗(yàn)介紹
        5.1.2 電壓應(yīng)力測試結(jié)果與分析
    5.2 高溫測試
        5.2.1 高溫測試實(shí)驗(yàn)介紹
        5.2.2 高溫測試結(jié)果與分析
第六章 總結(jié)
參考文獻(xiàn)
致謝
作者簡介
附錄A 高頻C-V法提取界面態(tài)的Matlab程序
附錄B 高頻-準(zhǔn)靜態(tài)法提取界面態(tài)密度Matlab程序
附錄C 電導(dǎo)法求界面態(tài)密度Matlab程序


【參考文獻(xiàn)】：
期刊論文
[1]電力電子器件及其應(yīng)用的現(xiàn)狀和發(fā)展[J]. 錢照明,張軍明,盛況.  中國電機(jī)工程學(xué)報(bào). 2014(29)
[2]4H-SiC襯底表面SiC薄膜的同質(zhì)外延生長[J]. 劉忠良,康朝陽,唐軍,徐彭壽.  人工晶體學(xué)報(bào). 2012(01)
[3]SiC電力電子技術(shù)綜述[J]. 李宇柱.  固體電子學(xué)研究與進(jìn)展. 2011(03)
[4]論SiC單晶生長及外延技術(shù)的發(fā)展[J]. 姚遠(yuǎn),周亮,徐開松.  才智. 2009(27)
[5]SiC MOS界面氮等離子體改性及電學(xué)特性評(píng)價(jià)[J]. 王德君,李劍,朱巧智,秦福文,宋世巍.  固體電子學(xué)研究與進(jìn)展. 2009(02)
[6]半導(dǎo)體SiC材料研究進(jìn)展及其應(yīng)用[J]. 王輝,琚偉偉,劉香茹,陳慶東,尤景漢,鞏曉陽.  科技創(chuàng)新導(dǎo)報(bào). 2008(01)

碩士論文
[1]SiC MOS的介質(zhì)層/SiC界面特性研究[D]. 多亞軍.西安電子科技大學(xué) 2013
[2]離子注入對(duì)4H-SiC MOS界面特性影響的研究[D]. 王德龍.西安電子科技大學(xué) 2010
[3]4H-SiC MOS結(jié)構(gòu)工藝與電學(xué)特性研究[D]. 馬繼開.大連理工大學(xué) 2007



本文編號(hào)：2996363

suoshi