發(fā)布時間：2021-01-23 22:53

　　流水線模數(shù)轉(zhuǎn)換器被廣泛應(yīng)用于高速、高分辨率的信號處理系統(tǒng)中。其特點(diǎn)是低功耗,面積小。但是它也存在著一個弊端,在高分辨率的應(yīng)用中,流水線子級的前幾級要求具有高線性度、低噪聲。隨著CMOS工藝技術(shù)的迅速發(fā)展,高精度的模擬板塊設(shè)計變的越來越難,而數(shù)字電路在面積和功耗方面的消耗變的越來越小。所以,近些年,設(shè)計流水線模數(shù)轉(zhuǎn)換器的一種常見方法是通過數(shù)字電路來代替模擬電路,以此降低電路設(shè)計難度。特別是通過用低精度的模擬板塊,然后再通過數(shù)字校準(zhǔn)來實現(xiàn)最終的目標(biāo)。本文基于SMIC0.13μm 1P6M標(biāo)準(zhǔn)CMOS工藝設(shè)計了一款12bit 100MS/s流水線模數(shù)轉(zhuǎn)換器。（1）在低壓1.2V下,設(shè)計實現(xiàn)了高增益,寬帶寬的兩級折疊共源共柵運(yùn)算放大器,解決了由于有限增益誤差,建立誤差引起的電路非線性問題。（2）設(shè)計了高速動態(tài)比較器,減小了回踢噪聲同時提高比較速度且基本無靜態(tài)功耗。（3）設(shè)計實現(xiàn)了翻轉(zhuǎn)圍繞型采樣保持電路,又為了提高整體電路的線性度,設(shè)計了柵壓自舉開關(guān)。（4）設(shè)計了流水線子級電路,采用1.5bit/級擁有0.5bit的冗余位,提高流水線ADC的性能。（5）設(shè)計了數(shù)字校準(zhǔn)電路,經(jīng)過校準(zhǔn)后,大大提升了... 

【文章來源】：北方工業(yè)大學(xué)北京市

【文章頁數(shù)】：67 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 模數(shù)轉(zhuǎn)換器研究的背景與意義
    1.2 發(fā)展趨勢與國內(nèi)外研究現(xiàn)狀
    1.3 論文的設(shè)計目標(biāo)與內(nèi)容安排
第二章 模數(shù)轉(zhuǎn)換器概述
    2.1 ADC的基本性能參數(shù)
        2.1.1 靜態(tài)參數(shù)
        2.1.2 動態(tài)參數(shù)
    2.2 ADC的分類
        2.2.1 閃存（Flash）ADC
        2.2.2 逐次逼近（SAR）ADC
        2.2.3 流水線（Pipelined）ADC
        2.2.4 過采樣（Sigma-Delta）ADC
    2.3 本章小結(jié)
第三章 流水線ADC基本工作原理及誤差分析
    3.1 流水線（Pipelined）ADC基本工作原理
    3.2 乘法模數(shù)轉(zhuǎn)換器
    3.3 運(yùn)放的直流增益
    3.4 運(yùn)放帶寬
    3.5 熱噪聲
    3.6 電容匹配和線性度
    3.7 流水線（Pipelined）ADC中誤差校正
    3.8 子數(shù)模轉(zhuǎn)換器（Sub-ADC）設(shè)計：比較器
    3.9 前端采樣保持電路
    3.10 本章小結(jié)
第四章 12bit-100MHz流水線ADC設(shè)計
    4.1 高增益、寬帶寬運(yùn)放設(shè)計
        4.1.1 運(yùn)放的主體結(jié)構(gòu)
        4.1.2 共模反饋電路
        4.1.3 偏置電路的設(shè)計
    4.2 動態(tài)比較器設(shè)計
    4.3 采樣保持電路設(shè)計
        4.3.1 采樣保持電路結(jié)構(gòu)的選擇
        4.3.2 柵壓自舉開關(guān)設(shè)計
        4.3.3 采樣電容值
    4.4 流水線子級設(shè)計
    4.5 數(shù)字校準(zhǔn)電路設(shè)計
        4.5.1 延遲對準(zhǔn)寄存器陣列
        4.5.2 加法器
    4.6 參考電壓電路設(shè)計
    4.7 本章小結(jié)
第五章 整體版圖與電路后仿真
    5.1 整體電路版圖
    5.2 電路后仿真
    5.3 本章小結(jié)
第六章 總結(jié)
參考文獻(xiàn)
致謝



本文編號：2996062