體硅RESURF LDMOS埋層設(shè)計(jì)研究
發(fā)布時間:2021-01-22 18:06
LDMOS(Lateral Double-diffused MOSFET)作為功率集成電路的核心器件,近年來成為國內(nèi)外眾多器件研究者研究的熱點(diǎn)。然而,橫向高壓功率器件中擊穿電壓與比導(dǎo)通電阻之間嚴(yán)重的矛盾關(guān)系一直限制著LDMOS在高壓大電流下的應(yīng)用。因此,設(shè)計(jì)能滿足一定耐壓需求且低比導(dǎo)通電阻的LDMOS是目前功率半導(dǎo)體技術(shù)的一個重要發(fā)展方向。RESURF技術(shù)自1979年提出以來,從最初的Single-RESURF發(fā)展為Double-RESURF,再到Triple-RESURF,已成為橫向高壓器件設(shè)計(jì)的基本準(zhǔn)則。特別對于DR和TR LDMOS,其P型埋層的設(shè)計(jì)(以NMOS為例)是優(yōu)化器件特性的關(guān)鍵,然而已有文獻(xiàn)對DR和TR LDMOS的P型埋層對縱向電場調(diào)制作用的分析都顯得過于簡單,事實(shí)上,P型埋層的厚度、深度、摻雜濃度對器件的縱向電場、擊穿電壓和比導(dǎo)通電阻都產(chǎn)生了重要影響。本論文正是針對RESURF LDMOS的埋層設(shè)計(jì)這一問題展開研究。1、Double RESURF LDMOS的P-top層設(shè)計(jì)研究。研究了P-top層的厚度和摻雜濃度對器件縱向電場的影響。器件的擊穿電壓和比導(dǎo)通電阻隨P...
【文章來源】:西華大學(xué)四川省
【文章頁數(shù)】:57 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
Abstract
引言
1 研究背景
1.1 功率半導(dǎo)體器件的發(fā)展
1.2 LDMOS器件的發(fā)展現(xiàn)狀
1.3 RESURF技術(shù)的發(fā)展
1.4 本論文主要工作
2 P-top層對Double-RESURF LDMOS器件擊穿電壓和比導(dǎo)通電阻的影響
2.1 體硅Double-RESURF技術(shù)
2.2 P-top層濃度對器件擊穿電壓和比導(dǎo)通電阻的影響
2.3 P-top層厚度對器件擊穿電壓和比導(dǎo)通電阻的影響
2.3.1 N型漂移區(qū)濃度不變
2.3.2 P-top層濃度不變
2.4 本章小結(jié)
3 P型埋層對Triple-RESURF LDMOS導(dǎo)通電阻和耐壓的影響
3.1 體硅Triple-RESURF技術(shù)
3.2 P型埋層深度對器件擊穿電壓和導(dǎo)通電阻影響
3.2.1 P型埋層靠近表面且漂移區(qū)濃度較高
3.2.2 P型埋層靠近表面且漂移區(qū)濃度較低
3.2.3 P型埋層靠近村底且漂移區(qū)濃度較高
3.2.4 P型埋層靠近村底且漂移區(qū)濃度較低
3.3 P型埋層厚度對器件擊穿電壓和導(dǎo)通電阻影響
3.4 P型埋層濃度對器件擊穿電壓和導(dǎo)通電阻影響
3.4.1 N漂移區(qū)濃度改變
3.4.2 N型漂移區(qū)濃度不變
3.5 本章小結(jié)
結(jié)論
參考文獻(xiàn)
攻讀碩士學(xué)位期間發(fā)表論文及科研成果
致謝
【參考文獻(xiàn)】:
期刊論文
[1]功率半導(dǎo)體器件與功率集成技術(shù)的發(fā)展現(xiàn)狀及展望[J]. 孫偉鋒,張波,肖勝安,蘇巍,成建兵. 中國科學(xué):信息科學(xué). 2012(12)
[2]A new high voltage SOI LDMOS with triple RESURF structure[J]. 胡夏融,張波,羅小蓉,姚國亮,陳曦,李肇基. 半導(dǎo)體學(xué)報. 2011(07)
[3]硅材料功率半導(dǎo)體器件結(jié)終端技術(shù)的新發(fā)展[J]. 張彥飛,吳郁,游雪蘭,亢寶位. 電子器件. 2009(03)
[4]英飛凌展出其最新高輸出功率LDMOS晶體管[J]. 陳裕權(quán). 半導(dǎo)體信息. 2008(04)
[5]體硅高壓LDMOS器件電學(xué)特性溫度效應(yīng)的研究[J]. 劉俠,王欽. 現(xiàn)代電子技術(shù). 2006(23)
[6]埋氧層固定界面電荷對RESURF SOI功率器件擊穿特性的影響[J]. 郭宇鋒,李琦,羅小蓉,楊壽國,李肇基,張波. 微電子學(xué). 2004(02)
[7]飛利浦公司在LDMOS技術(shù)上取得重大突破[J]. 章從福. 半導(dǎo)體信息. 2004(01)
博士論文
[1]高壓SOI器件耐壓模型與槽型新結(jié)構(gòu)[D]. 胡夏融.電子科技大學(xué) 2013
[2]薄漂移區(qū)橫向高壓器件耐壓模型及新結(jié)構(gòu)[D]. 李琦.電子科技大學(xué) 2008
[3]SOI橫向高壓器件耐壓模型和新器件結(jié)構(gòu)研究[D]. 郭宇鋒.電子科技大學(xué) 2005
本文編號:2993676
【文章來源】:西華大學(xué)四川省
【文章頁數(shù)】:57 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
Abstract
引言
1 研究背景
1.1 功率半導(dǎo)體器件的發(fā)展
1.2 LDMOS器件的發(fā)展現(xiàn)狀
1.3 RESURF技術(shù)的發(fā)展
1.4 本論文主要工作
2 P-top層對Double-RESURF LDMOS器件擊穿電壓和比導(dǎo)通電阻的影響
2.1 體硅Double-RESURF技術(shù)
2.2 P-top層濃度對器件擊穿電壓和比導(dǎo)通電阻的影響
2.3 P-top層厚度對器件擊穿電壓和比導(dǎo)通電阻的影響
2.3.1 N型漂移區(qū)濃度不變
2.3.2 P-top層濃度不變
2.4 本章小結(jié)
3 P型埋層對Triple-RESURF LDMOS導(dǎo)通電阻和耐壓的影響
3.1 體硅Triple-RESURF技術(shù)
3.2 P型埋層深度對器件擊穿電壓和導(dǎo)通電阻影響
3.2.1 P型埋層靠近表面且漂移區(qū)濃度較高
3.2.2 P型埋層靠近表面且漂移區(qū)濃度較低
3.2.3 P型埋層靠近村底且漂移區(qū)濃度較高
3.2.4 P型埋層靠近村底且漂移區(qū)濃度較低
3.3 P型埋層厚度對器件擊穿電壓和導(dǎo)通電阻影響
3.4 P型埋層濃度對器件擊穿電壓和導(dǎo)通電阻影響
3.4.1 N漂移區(qū)濃度改變
3.4.2 N型漂移區(qū)濃度不變
3.5 本章小結(jié)
結(jié)論
參考文獻(xiàn)
攻讀碩士學(xué)位期間發(fā)表論文及科研成果
致謝
【參考文獻(xiàn)】:
期刊論文
[1]功率半導(dǎo)體器件與功率集成技術(shù)的發(fā)展現(xiàn)狀及展望[J]. 孫偉鋒,張波,肖勝安,蘇巍,成建兵. 中國科學(xué):信息科學(xué). 2012(12)
[2]A new high voltage SOI LDMOS with triple RESURF structure[J]. 胡夏融,張波,羅小蓉,姚國亮,陳曦,李肇基. 半導(dǎo)體學(xué)報. 2011(07)
[3]硅材料功率半導(dǎo)體器件結(jié)終端技術(shù)的新發(fā)展[J]. 張彥飛,吳郁,游雪蘭,亢寶位. 電子器件. 2009(03)
[4]英飛凌展出其最新高輸出功率LDMOS晶體管[J]. 陳裕權(quán). 半導(dǎo)體信息. 2008(04)
[5]體硅高壓LDMOS器件電學(xué)特性溫度效應(yīng)的研究[J]. 劉俠,王欽. 現(xiàn)代電子技術(shù). 2006(23)
[6]埋氧層固定界面電荷對RESURF SOI功率器件擊穿特性的影響[J]. 郭宇鋒,李琦,羅小蓉,楊壽國,李肇基,張波. 微電子學(xué). 2004(02)
[7]飛利浦公司在LDMOS技術(shù)上取得重大突破[J]. 章從福. 半導(dǎo)體信息. 2004(01)
博士論文
[1]高壓SOI器件耐壓模型與槽型新結(jié)構(gòu)[D]. 胡夏融.電子科技大學(xué) 2013
[2]薄漂移區(qū)橫向高壓器件耐壓模型及新結(jié)構(gòu)[D]. 李琦.電子科技大學(xué) 2008
[3]SOI橫向高壓器件耐壓模型和新器件結(jié)構(gòu)研究[D]. 郭宇鋒.電子科技大學(xué) 2005
本文編號:2993676
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/2993676.html
最近更新
教材專著