隨著集成電路的不斷發(fā)展,晶體管數(shù)目增加,集成電路的器件尺寸也在不斷縮小,目前集成電路的量產(chǎn)工藝已縮小至納米級。于此同時,互連線尺寸也在不斷縮小,在集成電路工藝體系中,工藝技術(shù)以及材料都會影響互連線的電學(xué)參數(shù),而互連線受到影響也會導(dǎo)致最終集成電路芯片的性能難以評估和芯片成品率的下降。在當(dāng)前納米級的芯片設(shè)計中,精確計算互連線的延遲對芯片的性能評估至關(guān)重要,互連寄生參數(shù)提取已成為集成電路設(shè)計中一個很重要的研究課題。本文提出了對離散幾何法來提取寄生參數(shù)進行改進的方法。本文針對離散幾何法單純使用外心做參考點構(gòu)建對偶網(wǎng)格的算法進行改進。離散幾何法需要對求解區(qū)域進行離散,對于離散化處理后得到局部網(wǎng)格單元不佳的情況下,采用網(wǎng)格單元的重心或其他形心構(gòu)建對偶網(wǎng)格予以修正替換該算法,在基于原始網(wǎng)格和對偶網(wǎng)格采用標(biāo)量位作為未知量構(gòu)建本構(gòu)矩陣,該本構(gòu)矩陣將依然具有正定性,可以改善迭代法求解原離散幾何法構(gòu)建的本構(gòu)矩陣的收斂性。并將基于權(quán)重的Hodge算子引入電磁場場求解中,對離散后的單元網(wǎng)格進行加權(quán),使用加權(quán)后的外心構(gòu)建對偶網(wǎng)格再使用離散幾何法進行計算,這樣就不再需要在對局部網(wǎng)格進行修正。為了驗證所提取的改進后的... 

【文章來源】：安徽大學(xué)安徽省 211工程院校

【文章頁數(shù)】：58 頁

【學(xué)位級別】：碩士

【部分圖文】：

原始網(wǎng)格與對偶網(wǎng)格的幾何關(guān)系

如圖2.2,是原始網(wǎng)格中的點、線、面、體的自由度空間,則表示對偶網(wǎng)格上的點、線、面、體的自由度空間。G(grad)、C(curl)、D(div)分別表示梯度、旋度、散度算子作用在原始網(wǎng)格上連接的關(guān)聯(lián)矩陣;同理,其Hodge映射下對應(yīng)的轉(zhuǎn)置矩陣表示對偶網(wǎng)格中的關(guān)聯(lián)矩陣。在靜電場問題中,需要提取寄生電容參數(shù),需要求解靜電場方程:

是矩陣的第i個元素。遍歷原始網(wǎng)格和對偶網(wǎng)格上所有的棱就可以得到原始網(wǎng)格和對偶網(wǎng)格的本構(gòu)矩陣。通過2.11和2.12得到的本構(gòu)矩陣帶入2.9和2.10,就可以得到相應(yīng)的代數(shù)方程,根據(jù)方程就可以得到單元矩陣和總體矩陣。

【參考文獻】：
期刊論文
[1]納米集成電路互連線建模和光刻仿真中的大規(guī)模并行計算方法[J]. 朱恒亮,曾璇,崔濤,嚴昌浩,張林波.  中國科學(xué):信息科學(xué). 2016(10)
[2]三維邊界元寄生參數(shù)提取中的有效預(yù)條件方法[J]. 喻文健,魏洪川,王澤毅.  清華大學(xué)學(xué)報(自然科學(xué)版). 2004(01)
[3]三維VLSI互連寄生電容提取的研究進展[J]. 喻文健,王澤毅.  計算機輔助設(shè)計與圖形學(xué)學(xué)報. 2003(01)

碩士論文
[1]應(yīng)用于3D-IC的有限元網(wǎng)格劃分研究[D]. 宋棟.大連理工大學(xué) 2009



本文編號：2982138