近年來,集成電路產(chǎn)業(yè)的發(fā)展到了瓶頸期,這就要求人們繼續(xù)探索新的發(fā)展方向,近期的生物醫(yī)療與集成電路的結(jié)合成為了比較熱門的研究課題。隨著生物技術(shù)、心腦血管學(xué)和微電子技術(shù)的相互結(jié)合以及快速發(fā)展,ECG信號(hào)的采集、記錄等技術(shù)在心腦血管疾病的預(yù)防和治療中發(fā)揮著愈來愈重要的作用。其中構(gòu)成ECG信號(hào)采集模塊的模擬前端電路受到了越來越多的關(guān)注。心電信號(hào)一般在幾十μV到數(shù)mV之間,頻率分布在300Hz以內(nèi),極易受外界干擾。本課題針對(duì)這一問題選取了合適的電路結(jié)構(gòu),設(shè)計(jì)出了一款應(yīng)用于ECG信號(hào)采集模塊的模擬前端電路芯片。整個(gè)模擬前端電路主要包括儀表放大器和Sigma-Delta調(diào)制器組成。本課題根據(jù)應(yīng)用于生物醫(yī)學(xué)中前端電路的要求,主要的研究工作包括以下幾個(gè)方面:儀表放大器的高共模抑制比、低噪聲、高輸入阻抗設(shè)計(jì)和Sigma-Delta調(diào)制器的高精度設(shè)計(jì)以及整體電路的低功耗研究與設(shè)計(jì)。首先對(duì)引起電路的噪聲因素進(jìn)行理論分析和手工計(jì)算,然后由計(jì)算出來的結(jié)果確定了儀表放大器和Sigma-Delta調(diào)制器的設(shè)計(jì)指標(biāo),并選擇合適的整個(gè)電路的架構(gòu)。本設(shè)計(jì)采用SMIC 0.18μm CMOS工藝,整個(gè)電路設(shè)計(jì)流程利用gm/I... 

【文章來源】：福州大學(xué)福建省 211工程院校

【文章頁數(shù)】：102 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖２－１傳統(tǒng)三運(yùn)放結(jié)構(gòu)的ＩＡ??

因?yàn)槠漭敵霾粌H包含差模信號(hào)，而且包含共模信號(hào)，當(dāng)運(yùn)放Ａ１和Ａ２工作在高增益??模式下，電源電壓越低共模輸入范圍就越低［１５］。三運(yùn)放結(jié)構(gòu)的一個(gè)優(yōu)點(diǎn)是可以通過調(diào)??節(jié)圖２－１中電阻Ｒ４實(shí)現(xiàn)ＣＭＲＲ的最大值。雙運(yùn)放結(jié)構(gòu)的ＩＡ電路如圖２－２所示。與??三運(yùn)放結(jié)構(gòu)相比，雙運(yùn)放結(jié)構(gòu)的ＩＡ顯著優(yōu)點(diǎn)就是只需要兩個(gè)運(yùn)算放大器，節(jié)省了芯??片面積和功耗。圖２－２電路的輸出電壓可以表示為公式（２－２）。??Ｒ４?Ｒ３?Ｒ１?Ｒ２???Ｗ?Ｍ?ＡＶ－???ＭＸ??Ａ１?＞—Ｊ?Ａ２?＞￣Ｌ－〇??ｊｔ—ｒ—??０Ｖｉｎ＋?Ｚ＾?Ｖｉｎ－吖??圖２－２傳統(tǒng)雙運(yùn)放結(jié)構(gòu)的ＩＡ??１＋￡ａ??ｖｏｕｔ＝?ａ?＋?＾）?（Ｖ＾－＾Ｖ＾）?公式（２－２）??由公式（２－２）可知，只有在ｆ?＝?時(shí)，雙運(yùn)放ＩＡ才能作為標(biāo)準(zhǔn)的差分運(yùn)放，這種??尺４?尺２??對(duì)電阻的依賴性也限制了雙運(yùn)放ＩＡ的應(yīng)用。??電容耦合結(jié)構(gòu)的ＩＡ通常和斬波調(diào)制技術(shù)相結(jié)合。簡單電容耦合ＩＡ如圖２－３所??示，電路主要由運(yùn)算跨導(dǎo)放大器（Ｏｐｅｒａｔｉｏｎａｌ－Ｔｒａｎｓｃｏｎｄｕｃｔｉｏｎ?Ａｍｐｌｉｆｉｅｒ，?ＯＴＡ）和稱合電??容組成。該電路的增益可表示為公式（２－３）。??Ｃｆ?ＣＨ３??——＾??Ｖｃ〇ｍ????ｃｍ?４?＾?ｒｒｉｈ??°￣ＩＩ￣Ｏ?￣Ｋ７ｎ?￣°??Ｖｉｎ?Ｙ?ＯＴＡ１?Ｙ?ＯＴＡ２?Ｖｏｕｔ??〇?１｜￣１／－Ｊ?＋?ｔ?ｉ?－Ｏ??Ｃｉｎ?ＣＨ１：：Ｒ?ＣＨ２??＜？?Ｖｃｍ?Ｃｍｌ??圖２－３電容耦合結(jié)構(gòu)的ＩＡ??Ａｙ＝Ｃ－ｆ?公式（２－３）??７??

因?yàn)槠漭敵霾粌H包含差模信號(hào)，而且包含共模信號(hào)，當(dāng)運(yùn)放Ａ１和Ａ２工作在高增益??模式下，電源電壓越低共模輸入范圍就越低［１５］。三運(yùn)放結(jié)構(gòu)的一個(gè)優(yōu)點(diǎn)是可以通過調(diào)??節(jié)圖２－１中電阻Ｒ４實(shí)現(xiàn)ＣＭＲＲ的最大值。雙運(yùn)放結(jié)構(gòu)的ＩＡ電路如圖２－２所示。與??三運(yùn)放結(jié)構(gòu)相比，雙運(yùn)放結(jié)構(gòu)的ＩＡ顯著優(yōu)點(diǎn)就是只需要兩個(gè)運(yùn)算放大器，節(jié)省了芯??片面積和功耗。圖２－２電路的輸出電壓可以表示為公式（２－２）。??Ｒ４?Ｒ３?Ｒ１?Ｒ２???Ｗ?Ｍ?ＡＶ－???ＭＸ??Ａ１?＞—Ｊ?Ａ２?＞￣Ｌ－〇??ｊｔ—ｒ—??０Ｖｉｎ＋?Ｚ＾?Ｖｉｎ－吖??圖２－２傳統(tǒng)雙運(yùn)放結(jié)構(gòu)的ＩＡ??１＋￡ａ??ｖｏｕｔ＝?ａ?＋?＾）?（Ｖ＾－＾Ｖ＾）?公式（２－２）??由公式（２－２）可知，只有在ｆ?＝?時(shí)，雙運(yùn)放ＩＡ才能作為標(biāo)準(zhǔn)的差分運(yùn)放，這種??尺４?尺２??對(duì)電阻的依賴性也限制了雙運(yùn)放ＩＡ的應(yīng)用。??電容耦合結(jié)構(gòu)的ＩＡ通常和斬波調(diào)制技術(shù)相結(jié)合。簡單電容耦合ＩＡ如圖２－３所??示，電路主要由運(yùn)算跨導(dǎo)放大器（Ｏｐｅｒａｔｉｏｎａｌ－Ｔｒａｎｓｃｏｎｄｕｃｔｉｏｎ?Ａｍｐｌｉｆｉｅｒ，?ＯＴＡ）和稱合電??容組成。該電路的增益可表示為公式（２－３）。??Ｃｆ?ＣＨ３??——＾??Ｖｃ〇ｍ????ｃｍ?４?＾?ｒｒｉｈ??°￣ＩＩ￣Ｏ?￣Ｋ７ｎ?￣°??Ｖｉｎ?Ｙ?ＯＴＡ１?Ｙ?ＯＴＡ２?Ｖｏｕｔ??〇?１｜￣１／－Ｊ?＋?ｔ?ｉ?－Ｏ??Ｃｉｎ?ＣＨ１：：Ｒ?ＣＨ２??＜？?Ｖｃｍ?Ｃｍｌ??圖２－３電容耦合結(jié)構(gòu)的ＩＡ??Ａｙ＝Ｃ－ｆ?公式（２－３）??７??

【參考文獻(xiàn)】：
期刊論文
[1]中國半導(dǎo)體的崛起要靠堅(jiān)持不懈的自身努力[J]. 莫大康.  集成電路應(yīng)用. 2017(03)
[2]一種適用于心電信號(hào)檢測(cè)的斬波前置放大器[J]. 段吉海,郝強(qiáng)宇,徐衛(wèi)林,韋保林.  微電子學(xué). 2016(01)
[3]應(yīng)用FFT計(jì)算△Σ調(diào)制器信噪比的分析[J]. 歐書琴,陳軍.  安徽科技學(xué)院學(xué)報(bào). 2015(02)
[4]0.18μm CMOS工藝下全擺幅恒跨導(dǎo)放大器設(shè)計(jì)[J]. 李曉潮,周志新,葉雋,郭東輝.  華中科技大學(xué)學(xué)報(bào)(自然科學(xué)版). 2014(04)
[5]采用最大電流選擇的恒定跨導(dǎo)Rail-to-RailCMOS運(yùn)放輸入級(jí)[J]. 陳斯,惲廷華.  電路與系統(tǒng)學(xué)報(bào). 2006(06)
[6]LVS版圖驗(yàn)證方法的研究[J]. 石春琦,吳金,常昌遠(yuǎn),魏同立.  電子器件. 2002(02)

博士論文
[1]高精度Sigma-Delta調(diào)制器研究及ASIC實(shí)現(xiàn)[D]. 曹桂平.中國科學(xué)技術(shù)大學(xué) 2012
[2]高性能sigma-delta ADC的設(shè)計(jì)與研究[D]. 李迪.西安電子科技大學(xué) 2010

碩士論文
[1]用于音頻編碼的sigma-delta調(diào)制器研究與CMOS設(shè)計(jì)[D]. 彭何.西南科技大學(xué) 2017
[2]4階全差分sigma-delta調(diào)制器設(shè)計(jì)與研究[D]. 屠衛(wèi)潔.蘇州大學(xué) 2015
[3]用于植入式生物醫(yī)療系統(tǒng)的高性能儀表放大器的研究與設(shè)計(jì)[D]. 孫鵬.浙江大學(xué) 2013
[4]高精度∑△ADC設(shè)計(jì)[D]. 宋璧若.西安電子科技大學(xué) 2013
[5]用于植入式神經(jīng)信號(hào)記錄的低噪聲低功耗高精度儀表放大器的研究與設(shè)計(jì)[D]. 范銳.浙江大學(xué) 2012
[6]軌到軌CMOS運(yùn)算放大器研究與設(shè)計(jì)[D]. 齊步坤.天津大學(xué) 2009
[7]一種16位音頻Sigma-Delta模數(shù)轉(zhuǎn)換器的研究與設(shè)計(jì)[D]. 王其超.西安電子科技大學(xué) 2009



本文編號(hào)：2974356