發(fā)布時(shí)間：2021-01-12 11:47

　　目前集成電路技術(shù)的高速發(fā)展使得芯片的規(guī)模和復(fù)雜度與日俱增,驗(yàn)證工作量隨之快速增加。在整個(gè)片上系統(tǒng)的開發(fā)流程中,驗(yàn)證工作所花費(fèi)的時(shí)間占據(jù)整個(gè)項(xiàng)目的70%左右,即使投入如此巨大的精力,驗(yàn)證工作的不全面依然是導(dǎo)致流片失敗的主要原因,功能驗(yàn)證已經(jīng)成為芯片設(shè)計(jì)開發(fā)周期的瓶頸。而時(shí)鐘貫穿整個(gè)電路,是芯片系統(tǒng)功能實(shí)現(xiàn)的根本前提,所以時(shí)鐘模塊全面有效的驗(yàn)證顯得尤為重要。闡述了模擬驗(yàn)證和形式化驗(yàn)證方法的概念,分析了其原理并深入研究了各自的優(yōu)缺點(diǎn),提出了將模擬驗(yàn)證和斷言驗(yàn)證相結(jié)合的方法對(duì)時(shí)鐘模塊進(jìn)行驗(yàn)證;針對(duì)ASIC時(shí)鐘模塊的不同功能點(diǎn),采用定向測(cè)試,受約束的隨機(jī)化測(cè)試以及基于覆蓋率驅(qū)動(dòng)相結(jié)合的驗(yàn)證手段對(duì)其進(jìn)行檢查;通過對(duì)時(shí)鐘模塊特性的研究在典型驗(yàn)證平臺(tái)的基礎(chǔ)上做出相應(yīng)的改進(jìn),簡(jiǎn)化了驗(yàn)證平臺(tái),有效的降低了時(shí)鐘模塊IP級(jí)驗(yàn)證的困難程度。分析了時(shí)鐘模塊的工作模式,使用場(chǎng)景遍歷的方法對(duì)系統(tǒng)正常工作模式下時(shí)鐘模塊的功能點(diǎn)進(jìn)行檢查,其中鎖相環(huán)性能的檢查:包括兩種工作模式下輸出時(shí)鐘頻率和內(nèi)部參數(shù)的檢查,以及模式切換過程性能的檢查;寄存器性能的檢查:采用隔位輸入激勵(lì)矢量的方法對(duì)寄存器的讀寫性能進(jìn)行檢查;接口信號(hào)連接的檢... 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：84 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

PHY0~PHY3時(shí)鐘來源檢查仿真圖

圖 3.12 和圖 3.13 分別是對(duì)同一系統(tǒng)不同工作模式下系統(tǒng)功耗的收集信息。圖3.12 正常模式下的系統(tǒng)功耗報(bào)表圖 3.12 是 PA 分析工具在系統(tǒng)處于正常工作模式下收集到的功耗信息，從圖中可

靜態(tài)功耗為 4.42mW；寄存器和門閂的動(dòng)態(tài)功耗分別為 15.9mW 和 39.2μW，總的動(dòng)態(tài)功耗為 455μW。圖3.13 降頻模式下的系統(tǒng)功耗報(bào)表圖 3.13 是 PA 分析工具在系統(tǒng)處于動(dòng)態(tài)時(shí)鐘工作模式下收集到的功耗信息，從圖中可以看出，降頻模式下系統(tǒng)的寄存器和門閂靜態(tài)功耗分別為 39.9mW 和 106μW，總的靜態(tài)功耗為 4.42mW；寄存器和門閂的動(dòng)態(tài)功耗分別為 8.49W 和 20.7μW，總的動(dòng)態(tài)功耗為 254μW。通過對(duì)圖 3.12 和 3.13 兩種模式下功耗的對(duì)比，所有的功耗節(jié)省都體現(xiàn)在動(dòng)態(tài)功耗上，動(dòng)態(tài)降頻模式下的系統(tǒng)的動(dòng)態(tài)功耗分別為 8.49uw 和 20.7uw，總的動(dòng)態(tài)功耗減少了 12mW

【參考文獻(xiàn)】：
期刊論文
[1]基于形式驗(yàn)證的毛刺檢測(cè)技術(shù)[J]. 朱秋巖,李東方.  計(jì)算機(jī)工程與設(shè)計(jì). 2018(10)
[2]數(shù)字芯片中時(shí)鐘產(chǎn)生模塊的設(shè)計(jì)與驗(yàn)證[J]. 楊斌,史亞維.  電子世界. 2018(18)
[3]基于DPI-C接口的可擴(kuò)展SOC驗(yàn)證平臺(tái)[J]. 李璐,周春良,馮曦,周芝梅,朱承治.  電子設(shè)計(jì)工程. 2018(04)
[4]時(shí)鐘樹低功耗設(shè)計(jì)[J]. 肖劍洪,熊曉明.  電子世界. 2017(05)
[5]SoC設(shè)計(jì)中的時(shí)鐘低功耗技術(shù)[J]. 王延升,劉雷波.  計(jì)算機(jī)工程. 2009(24)
[6]SystemVerilog斷言及其應(yīng)用[J]. 陳先勇,徐偉俊,楊鑫,夏宇聞.  中國(guó)集成電路. 2007(09)
[7]基于斷言的形式驗(yàn)證方法應(yīng)用研究[J]. 王青,楊孟飛.  航天控制. 2007(03)

碩士論文
[1]基于UVM的Flash存儲(chǔ)器功能驗(yàn)證[D]. 彭楠.西安電子科技大學(xué) 2018
[2]基于南橋芯片的低功耗的優(yōu)化設(shè)計(jì)與實(shí)現(xiàn)[D]. 徐林真.西安電子科技大學(xué) 2018
[3]基于UVM的SoC系統(tǒng)驗(yàn)證研究[D]. 陳靜.電子科技大學(xué) 2017
[4]支持動(dòng)態(tài)變頻的片上系統(tǒng)的時(shí)鐘控制單元[D]. 莫東杰.廣東工業(yè)大學(xué) 2016
[5]復(fù)雜IC設(shè)計(jì)驗(yàn)證環(huán)境流程的優(yōu)化實(shí)現(xiàn)[D]. 黃顯武.上海交通大學(xué) 2013



本文編號(hào)：2972795