本文介紹了北京西南交大盛陽(yáng)科技有限公司區(qū)間綜合監(jiān)控系統(tǒng)的安全平臺(tái)設(shè)計(jì)和研究。通過(guò)對(duì)鐵路地面設(shè)備區(qū)間綜合監(jiān)控系統(tǒng)進(jìn)行深入研究,主控模塊采用二取二的理念,對(duì)驅(qū)動(dòng)、采集和運(yùn)算的結(jié)果進(jìn)行比對(duì),保證了系統(tǒng)運(yùn)行的安全性。鐵路信號(hào)系統(tǒng)安全平臺(tái)在普速鐵路上運(yùn)用已經(jīng)十分廣泛,大部分都是采用雙通道、二取二的架構(gòu)進(jìn)行設(shè)計(jì),但對(duì)于任一通道來(lái)說(shuō),CPU（Central Processing Unit,中央處理器）既要通過(guò)并行總線對(duì)外輸出驅(qū)動(dòng)信號(hào)、采集輸入狀態(tài),還要與另一通道的CPU進(jìn)行運(yùn)算結(jié)果的對(duì)比和校驗(yàn),CPU的壓力可想而知。在實(shí)際運(yùn)用過(guò)程中,容易造成CPU功耗過(guò)大,從而使板卡溫度上升,導(dǎo)致CPU出現(xiàn)運(yùn)行周期異常、通信數(shù)據(jù)丟包等現(xiàn)象。本文結(jié)合了上述的問(wèn)題,對(duì)主控模塊進(jìn)行重新規(guī)劃和設(shè)計(jì),對(duì)于每一通道都采用STM32（STMicroelectronics,意法半導(dǎo)體）與FPGA（Field-Programmable Gate Array,現(xiàn)場(chǎng)可編程門(mén)陣列）的架構(gòu),即每通道有雙CPU進(jìn)行協(xié)同工作。STM32負(fù)責(zé)與另一通道的CPU進(jìn)行數(shù)據(jù)結(jié)果的對(duì)比和校驗(yàn),同時(shí)通過(guò)并行總線對(duì)FPGA下達(dá)“任務(wù)”,FPGA通過(guò)“命令”與... 

【文章來(lái)源】：東南大學(xué)江蘇省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：82 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

STM32控制FPGA片選信號(hào)部分

FPGA與STM32片選連接部分本設(shè)計(jì)采用FSMC總線模式1下模式A驅(qū)動(dòng)時(shí)序，該模式能夠使STM32F407操作

ModelSim 仿真是 FPGA 設(shè)計(jì)中很重要的一部分，它可以用來(lái)測(cè)試所設(shè)計(jì)的 FPGA各個(gè)獨(dú)立模塊的功能，ModelSim 仿真需要書(shū)寫(xiě) Testbench 文件，簡(jiǎn)單地說(shuō)就是信號(hào)發(fā)生器，即檢驗(yàn)?zāi)K設(shè)計(jì)的輸出是否會(huì)依據(jù)輸入的變化而按照設(shè)計(jì)來(lái)進(jìn)行變化，如果可以的話，則模塊的設(shè)計(jì)基本上問(wèn)題不大，可用于實(shí)際上電調(diào)試。若測(cè)試結(jié)構(gòu)為模塊輸出未按照輸入進(jìn)行變化或者與設(shè)計(jì)不符，則應(yīng)該修改模塊代碼，直至測(cè)試通過(guò)，相比較于直接上電調(diào)試，既不需要實(shí)際硬件，也能夠在修改后快速進(jìn)行更改調(diào)試，能夠非常容易地根據(jù)波形圖看出問(wèn)題所在，由于修改模塊進(jìn)行編譯布局布線的時(shí)間非常長(zhǎng)，從這個(gè)方面來(lái)說(shuō)大大加快了開(kāi)發(fā)進(jìn)程。以下是幾個(gè)主要的模塊，看門(mén)狗模塊、DI 采集模塊、DO 驅(qū)動(dòng)模塊和 UART 發(fā)送模塊的 ModelSim 仿真圖。6.1.1 看門(mén)狗模塊仿真當(dāng) STM32F407 經(jīng)過(guò)地址譯碼選中看門(mén)狗模塊片選時(shí)，cpu_wd_cs 被選中拉低，wr_data_i 將數(shù)據(jù)直傳到 wr_data_o，rd_data_i 將數(shù)據(jù)直傳到 rd_data_o，只要控制 wr_data_和 rd_data_i 的時(shí)序，則可以將看門(mén)狗驅(qū)動(dòng)起來(lái)，從而使系統(tǒng)對(duì)外通信供電能夠正常工作�？撮T(mén)狗模塊 ModelSim 仿真圖如圖 6-1 所示。

【參考文獻(xiàn)】：
期刊論文
[1]基于STM32+FPGA的航空繼電器時(shí)間參數(shù)測(cè)試系統(tǒng)[J]. 王勇,郝曉紅.  儀表技術(shù)與傳感器. 2016(08)
[2]淺談我國(guó)鐵路信號(hào)系統(tǒng)的現(xiàn)狀與發(fā)展方向[J]. 張慶梓.  電子測(cè)試. 2016(10)
[3]基于TMS320F2812的通用式機(jī)車(chē)信號(hào)主機(jī)[J]. 茍彪.  科技創(chuàng)新與應(yīng)用. 2016(13)
[4]淺談不同結(jié)構(gòu)聯(lián)鎖系統(tǒng)的可靠性與安全性[J]. 趙志強(qiáng).  科技展望. 2016(12)
[5]我國(guó)鐵路信號(hào)系統(tǒng)存在的問(wèn)題及對(duì)策[J]. 劉霄.  四川建筑. 2016(01)
[6]STM32基于FSMC的SRAM擴(kuò)展技術(shù)[J]. 趙星.  工業(yè)控制計(jì)算機(jī). 2015(06)
[7]高速鐵路計(jì)算機(jī)聯(lián)鎖系統(tǒng)切換原則的研究[J]. 徐德龍,逄增文,郝韜.  中國(guó)鐵路. 2014(08)
[8]基于STM32+FPGA的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)[J]. 曹彬乾,程遠(yuǎn)增,楊青.  計(jì)算機(jī)工程與設(shè)計(jì). 2014(04)
[9]基于W5300和FPGA的實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[J]. 白佳俊,孟祥勇,張德平,馮起,袁乃昌.  電子技術(shù)應(yīng)用. 2013(04)
[10]中國(guó)高速鐵路信號(hào)系統(tǒng)分析與思考[J]. 郭進(jìn),張亞?wèn)|.  北京交通大學(xué)學(xué)報(bào). 2012(05)

碩士論文
[1]鐵路信號(hào)安全通信協(xié)議RSSP-Ⅱ研究及核心算法的FPGA實(shí)現(xiàn)[D]. 張啟鶴.西南交通大學(xué) 2018
[2]基于FPGA的高精度編碼器信號(hào)采集與處理系統(tǒng)的研究[D]. 黃雍閌.合肥工業(yè)大學(xué) 2018
[3]計(jì)算機(jī)聯(lián)鎖系統(tǒng)安全風(fēng)險(xiǎn)分析研究[D]. 馬艷霞.蘭州交通大學(xué) 2017
[4]基于STM32和FPGA的多通道步進(jìn)電機(jī)控制系統(tǒng)設(shè)計(jì)[D]. 楊永清.西南交通大學(xué) 2017
[5]RSSP-2協(xié)議安全性建模及鐵路信號(hào)系統(tǒng)網(wǎng)絡(luò)安全性分析[D]. 和晟姣.北京交通大學(xué) 2016
[6]二乘二取二安全計(jì)算機(jī)內(nèi)部安全通信機(jī)制的設(shè)計(jì)與實(shí)現(xiàn)[D]. 馬婷.西南交通大學(xué) 2016
[7]基于STM32+FPGA四自由度機(jī)器人運(yùn)動(dòng)控制系統(tǒng)的研究[D]. 林填達(dá).華南理工大學(xué) 2016
[8]基于32位處理器的二乘二取二安全系統(tǒng)設(shè)計(jì)[D]. 吳雪花.武漢郵電科學(xué)研究院 2015
[9]改進(jìn)的鐵路信號(hào)安全計(jì)算機(jī)硬件結(jié)構(gòu)設(shè)計(jì)與實(shí)現(xiàn)[D]. 胡華.北京交通大學(xué) 2014
[10]基于STM32的嵌入式網(wǎng)絡(luò)控制器設(shè)計(jì)[D]. 祝慶峰.哈爾濱理工大學(xué) 2014



本文編號(hào)：2970969