針對(duì)廣泛使用的Buck型DC-DC電源管理系統(tǒng),出于帶隙基準(zhǔn)源產(chǎn)生的電壓精度對(duì)系統(tǒng)輸出影響的考慮,本文設(shè)計(jì)了一種帶負(fù)反饋環(huán)路用于Buck（降壓）型DC-DC電源管理芯片的基準(zhǔn)電路.本文在對(duì)傳統(tǒng)的基于BJT電壓基準(zhǔn)源的分析基礎(chǔ)上,經(jīng)過(guò)理論分析和模擬仿真,選用華虹0.18μm BCD工藝,在-40℃～100℃的溫度范圍內(nèi)進(jìn)行仿真,當(dāng)輸入電壓為5 V的時(shí)候,基準(zhǔn)源的溫度系數(shù)為4.9×10^-6 ppm/℃,PSRR（電源抑制比）分別為-65.8 dB@dc,-40.2 dB@1.5 MHz,均表現(xiàn)出較好的性能. 

【文章來(lái)源】：微電子學(xué)與計(jì)算機(jī). 2020,37(10)北大核心

【文章頁(yè)數(shù)】：6 頁(yè)

【部分圖文】：

傳統(tǒng)的帶隙電壓基準(zhǔn)

如圖2所示，為本文提出的帶隙基準(zhǔn)電壓源整體結(jié)構(gòu)電路．整體電路主要包括下列三個(gè)部分電路：基準(zhǔn)的啟動(dòng)和產(chǎn)生偏置模塊，帶隙基準(zhǔn)核心模塊以及負(fù)反饋環(huán)路模塊3.1 基準(zhǔn)啟動(dòng)和偏置電路

V ref =A V1 A V2 V ref1 = A V1 A V2 [ V BE,Q2 +V Τ (1+ R 2 R 1 )lnΝ ] ?????? ??? (11)如圖3帶隙基準(zhǔn)部分系統(tǒng)結(jié)構(gòu)圖所示,其中,OP為五管OTA,增益為AVOP;B1為R1、R2和Q2構(gòu)成的分壓網(wǎng)絡(luò),增益為β1;B2為R3和Q1構(gòu)成的分壓網(wǎng)絡(luò),增益為β2.則這個(gè)系統(tǒng)的傳遞函數(shù)為:

【參考文獻(xiàn)】：
期刊論文
[1]一種高電源抑制比帶隙基準(zhǔn)源[J]. 周志興,來(lái)強(qiáng)濤,姜宇,郭江飛,王成龍,陳騰,郭桂良.  微電子學(xué)與計(jì)算機(jī). 2019(05)
[2]一種三階曲率補(bǔ)償帶隙基準(zhǔn)電壓源的設(shè)計(jì)[J]. 張獻(xiàn)中,張濤.  武漢科技大學(xué)學(xué)報(bào). 2015(01)
[3]一種高PSR CMOS帶隙基準(zhǔn)電路設(shè)計(jì)[J]. 賀志偉,姜巖峰.  現(xiàn)代電子技術(shù). 2014(13)
[4]一種用于PWM控制Buck型DC-DC變換器的帶隙基準(zhǔn)源[J]. 王宇星,朱波.  電子器件. 2013(02)
[5]一種新型CMOS集成降壓源IP模塊的設(shè)計(jì)[J]. 謝芳,戴慶元.  電子器件. 2009(06)



本文編號(hào)：2963390