低噪聲鎖相環(huán)頻率合成器的研究與設(shè)計(jì)
發(fā)布時(shí)間:2021-01-03 22:25
在過去的幾十年中,無線電市場的需求呈指數(shù)增長。為了迎合市場的需求規(guī)律,在新無線電標(biāo)準(zhǔn)下,必須降低無線設(shè)備的制造成本、提高電池使用壽命、降低無線電設(shè)備功耗。頻率合成器是無線收發(fā)器中最重要的組件之一。隨著射頻(RF)技術(shù)的發(fā)展,低噪聲、低功耗頻率合成器是未來的發(fā)展趨勢。鎖相環(huán)是頻率合成器的典型代表,本文設(shè)計(jì)并實(shí)現(xiàn)了一款低噪聲鎖相環(huán)。首先分析了鎖相環(huán)的環(huán)路傳輸特性,環(huán)路穩(wěn)定性及電路的性能。然后分析各個(gè)模塊噪聲對環(huán)路噪聲的貢獻(xiàn)。本文分別設(shè)計(jì)了兩種類型的壓控振蕩器,一種是基于自偏置線性跨導(dǎo)技術(shù)的CMOS LC壓控振蕩器,采用NMOS和PMOS開關(guān)晶體管降低了功耗;消除了單端NMOS或PMOS的LC振蕩器結(jié)構(gòu)中所需要的RF扼流圈電感,大大降低了芯片面積;另一方面通過從MOS器件漏級到LC諧振回路的容性反饋提高振蕩幅度和減少LC回路負(fù)載,并通過理論計(jì)算和仿真證明了其優(yōu)越的相位噪聲性能。該VCO采用65nm CMOS工藝測試,實(shí)現(xiàn)了包括調(diào)諧范圍的品質(zhì)因子(FOMT)196.5~199.5dBc/Hz。另外設(shè)計(jì)實(shí)現(xiàn)了一種差分結(jié)構(gòu)的環(huán)形振蕩器,該結(jié)構(gòu)的壓控振蕩器由自偏置結(jié)構(gòu)和對稱負(fù)載的延遲單元組成,有效的...
【文章來源】:南京郵電大學(xué)江蘇省
【文章頁數(shù)】:103 頁
【學(xué)位級別】:碩士
【部分圖文】:
SOC芯片的主要應(yīng)用
圖 2. 13 鎖相環(huán)各個(gè)模塊的傳遞函數(shù)波特圖2.13 所示各個(gè)模塊的傳遞函數(shù)波特圖:參考時(shí)鐘和分頻器的噪聲呈現(xiàn)低小,對輸入噪聲抑制能力越強(qiáng),通常通過減小分頻比或環(huán)路的帶寬來相器和電荷泵的相位噪聲也呈現(xiàn)低通特性,通常通過增加電荷泵的電是,當(dāng)電荷泵的電流增加時(shí),功耗和面積也將會變大。與參考時(shí)鐘相路帶寬來抑制整體性能要求,選擇合適的帶寬,對各個(gè)模塊性能進(jìn)行要的最佳性能。小結(jié)要介紹鎖相環(huán)的基本原理,并簡單討論了鎖相環(huán)每個(gè)模塊的基本定義型,在線性模型的基礎(chǔ)上分析鎖相環(huán)每個(gè)模塊的傳遞函數(shù),并分析環(huán)的關(guān)系。
3. 11 VCO 相位噪聲測試(a)@6.51GHz、(b)輸出功率和消耗電流(包括輸圖 3. 12 VCO 調(diào)諧曲線測試結(jié)果表 3. 1 LiT-VCO 性能總結(jié)和比較
【參考文獻(xiàn)】:
期刊論文
[1]低噪聲、低功耗CMOS電荷泵鎖相環(huán)設(shè)計(jì)[J]. 王洪魁,袁小云,張瑞智. 固體電子學(xué)研究與進(jìn)展. 2004(01)
博士論文
[1]基于鎖相環(huán)結(jié)構(gòu)的頻率綜合器芯片電路設(shè)計(jì)[D]. 汪瀚.中國科學(xué)技術(shù)大學(xué) 2014
碩士論文
[1]基于全差分環(huán)形振蕩器的電荷泵鎖相環(huán)設(shè)計(jì)[D]. 陳亮.湘潭大學(xué) 2015
[2]65nm自適應(yīng)帶寬鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)方法的研究[D]. 李聞界.復(fù)旦大學(xué) 2012
本文編號:2955589
【文章來源】:南京郵電大學(xué)江蘇省
【文章頁數(shù)】:103 頁
【學(xué)位級別】:碩士
【部分圖文】:
SOC芯片的主要應(yīng)用
圖 2. 13 鎖相環(huán)各個(gè)模塊的傳遞函數(shù)波特圖2.13 所示各個(gè)模塊的傳遞函數(shù)波特圖:參考時(shí)鐘和分頻器的噪聲呈現(xiàn)低小,對輸入噪聲抑制能力越強(qiáng),通常通過減小分頻比或環(huán)路的帶寬來相器和電荷泵的相位噪聲也呈現(xiàn)低通特性,通常通過增加電荷泵的電是,當(dāng)電荷泵的電流增加時(shí),功耗和面積也將會變大。與參考時(shí)鐘相路帶寬來抑制整體性能要求,選擇合適的帶寬,對各個(gè)模塊性能進(jìn)行要的最佳性能。小結(jié)要介紹鎖相環(huán)的基本原理,并簡單討論了鎖相環(huán)每個(gè)模塊的基本定義型,在線性模型的基礎(chǔ)上分析鎖相環(huán)每個(gè)模塊的傳遞函數(shù),并分析環(huán)的關(guān)系。
3. 11 VCO 相位噪聲測試(a)@6.51GHz、(b)輸出功率和消耗電流(包括輸圖 3. 12 VCO 調(diào)諧曲線測試結(jié)果表 3. 1 LiT-VCO 性能總結(jié)和比較
【參考文獻(xiàn)】:
期刊論文
[1]低噪聲、低功耗CMOS電荷泵鎖相環(huán)設(shè)計(jì)[J]. 王洪魁,袁小云,張瑞智. 固體電子學(xué)研究與進(jìn)展. 2004(01)
博士論文
[1]基于鎖相環(huán)結(jié)構(gòu)的頻率綜合器芯片電路設(shè)計(jì)[D]. 汪瀚.中國科學(xué)技術(shù)大學(xué) 2014
碩士論文
[1]基于全差分環(huán)形振蕩器的電荷泵鎖相環(huán)設(shè)計(jì)[D]. 陳亮.湘潭大學(xué) 2015
[2]65nm自適應(yīng)帶寬鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)方法的研究[D]. 李聞界.復(fù)旦大學(xué) 2012
本文編號:2955589
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/2955589.html
最近更新
教材專著