隨著信息技術(shù)的快速發(fā)展,大量軍民產(chǎn)品對(duì)模數(shù)轉(zhuǎn)換器的速度要求越來越高,對(duì)超高速模數(shù)轉(zhuǎn)換器的需求越來越迫切,實(shí)現(xiàn)超高速的通用方法是采用時(shí)間交織技術(shù)。模數(shù)轉(zhuǎn)換器包括采樣保持、量化、編碼、輸出等電路,這些電路模塊在時(shí)鐘信號(hào)的控制下有序的工作,從而完成信號(hào)的轉(zhuǎn)化,時(shí)鐘電路的性能直接影響模數(shù)轉(zhuǎn)換器的性能。因此,本文以超高速模數(shù)轉(zhuǎn)換器為背景,重點(diǎn)對(duì)應(yīng)用于超高速時(shí)間交織A/D轉(zhuǎn)換器的時(shí)鐘電路進(jìn)行研究和設(shè)計(jì)。超高速模數(shù)轉(zhuǎn)換器中,輸入時(shí)鐘信號(hào)通常為正弦信號(hào)。輸入時(shí)鐘信號(hào)需經(jīng)低噪放大器后轉(zhuǎn)換為方波信號(hào),轉(zhuǎn)換輸出的時(shí)鐘信號(hào)占空比不能精確到50%,且存在大的時(shí)鐘抖動(dòng),因此,本文設(shè)計(jì)一種基于全差分積分器的時(shí)鐘穩(wěn)定電路來調(diào)整時(shí)鐘占空比并抑制輸出時(shí)鐘抖動(dòng)。時(shí)間交織A/D轉(zhuǎn)換器中,通道間采樣時(shí)刻的不匹配會(huì)引起雜散信號(hào),從而降低時(shí)間交織A/D轉(zhuǎn)換器的整體性能。本文提出了兩種校準(zhǔn)采樣時(shí)刻誤差的方式:一是通過主采樣時(shí)鐘控制產(chǎn)生無(wú)相位偏差的采樣時(shí)鐘信號(hào),為了校準(zhǔn)主采樣時(shí)鐘相位誤差同時(shí)降低主采樣時(shí)鐘抖動(dòng),設(shè)計(jì)了主采樣時(shí)鐘相位自校準(zhǔn)電路。另一種是通過SPI手動(dòng)校準(zhǔn),電路設(shè)計(jì)中使用了4個(gè)完全相同的8位電流舵D/A轉(zhuǎn)換器,每個(gè)D/A轉(zhuǎn)... 

【文章來源】：重慶大學(xué)重慶市 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：79 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
1 緒論
    1.1 課題背景
        1.1.1 選題背景
        1.1.2 超高速A/D轉(zhuǎn)換器的研究現(xiàn)狀及發(fā)展趨勢(shì)
        1.1.3 超高速A/D轉(zhuǎn)換器時(shí)鐘電路研究現(xiàn)狀
    1.2 研究目標(biāo)及意義
    1.3 論文內(nèi)容與結(jié)構(gòu)
2 時(shí)間交織A/D轉(zhuǎn)換器的概述
    2.1 時(shí)間交織A/D轉(zhuǎn)換器的工作原理
    2.2 時(shí)間交織A/D轉(zhuǎn)換器的失配分析
        2.2.1 失調(diào)失配的影響
        2.2.2 增益失配的影響
        2.2.3 采樣時(shí)刻失配的影響
        2.2.4 不同失配條件下信噪比與輸入頻率的關(guān)系
    2.3 本章小結(jié)
3 時(shí)間交織A/D轉(zhuǎn)換器中的時(shí)鐘信號(hào)
    3.1 A/D轉(zhuǎn)換器中的時(shí)鐘信號(hào)
        3.1.1 時(shí)鐘抖動(dòng)
        3.1.2 時(shí)鐘抖動(dòng)對(duì)A/D轉(zhuǎn)換器性能的影響
    3.2 低抖動(dòng)、高性能時(shí)鐘信號(hào)產(chǎn)生電路
        3.2.1 基于延遲鎖相環(huán)技術(shù)的時(shí)鐘穩(wěn)定電路
        3.2.2 基于連續(xù)時(shí)間積分器的時(shí)鐘穩(wěn)定電路
        3.2.3 基于脈寬控制環(huán)路的時(shí)鐘穩(wěn)定電路
    3.3 通道間采樣時(shí)鐘相位校準(zhǔn)電路
    3.4 本章小結(jié)
4 時(shí)間交織A/D轉(zhuǎn)換器時(shí)鐘電路的設(shè)計(jì)
    4.1 時(shí)鐘電路的結(jié)構(gòu)
    4.2 時(shí)鐘穩(wěn)定電路的設(shè)計(jì)
        4.2.1 時(shí)鐘穩(wěn)定電路的結(jié)構(gòu)
        4.2.2 時(shí)鐘緩沖器
        4.2.3 占空比檢測(cè)電路
        4.2.4 占空比調(diào)整電路
        4.2.5 帶隙基準(zhǔn)源
        4.2.6 時(shí)鐘穩(wěn)定電路的仿真
    4.3 采樣時(shí)鐘相位自校準(zhǔn)電路的設(shè)計(jì)
        4.3.1 主采樣時(shí)鐘相位自校準(zhǔn)電路的結(jié)構(gòu)
        4.3.2 比較器鎖存器
        4.3.3 靈敏放大器
        4.3.4 主采樣時(shí)鐘相位自校準(zhǔn)電路的仿真
        4.3.5 多相時(shí)鐘產(chǎn)生電路
        4.3.6 四通道采樣時(shí)鐘生成電路
    4.4 采樣時(shí)鐘相位手動(dòng)校準(zhǔn)電路的設(shè)計(jì)
        4.4.1 采樣時(shí)鐘相位手動(dòng)校準(zhǔn)電路的結(jié)構(gòu)
        4.4.2 多相時(shí)鐘產(chǎn)生電路
        4.4.3 延遲級(jí)
        4.4.4 D/A轉(zhuǎn)換器
        4.4.5 控制電壓生成電路
        4.4.6 差分采樣時(shí)鐘相位調(diào)整電路
        4.4.7 基準(zhǔn)電流源
        4.4.8 采樣時(shí)鐘相位手動(dòng)校準(zhǔn)電路的仿真
    4.5 本章總結(jié)
5 版圖設(shè)計(jì)及后仿真
    5.1 版圖的概述
    5.2 版圖設(shè)計(jì)技術(shù)
        5.2.1 版圖設(shè)計(jì)規(guī)則
        5.2.2 版圖設(shè)計(jì)準(zhǔn)則
    5.3 版圖驗(yàn)證
    5.4 時(shí)鐘電路后仿真
    5.5 本章總結(jié)
6 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
致謝
參考文獻(xiàn)
附錄


【參考文獻(xiàn)】：
期刊論文
[1]A clock generator for a high-speed high-resolution pipelined A/D converter[J]. 趙磊,楊銀堂,朱樟明,劉簾羲.  Journal of Semiconductors. 2013(02)
[2]基于0.18μm SiGe BiCMOS工藝的高速比較器分析與設(shè)計(jì)[J]. 陳天佐,吳玉平,陳嵐.  微電子學(xué)與計(jì)算機(jī). 2012(07)
[3]一種基于差動(dòng)放大器的超高速脈寬調(diào)整電路[J]. 朱璨,徐鳴遠(yuǎn),沈曉峰,馮雯雯.  微電子學(xué). 2010(02)
[4]一種1.8 V低功耗2 GHz預(yù)分頻電路的設(shè)計(jì)[J]. 馬紹宇,韓雁.  電子器件. 2008(03)

博士論文
[1]折疊內(nèi)插模數(shù)轉(zhuǎn)換器的高精度設(shè)計(jì)研究與實(shí)現(xiàn)[D]. 李曉娟.西安電子科技大學(xué) 2012
[2]多通道時(shí)間交織模數(shù)轉(zhuǎn)換器的校正與集成電路實(shí)現(xiàn)方法研究[D]. 葉凡.復(fù)旦大學(xué) 2010

碩士論文
[1]基于襯底驅(qū)動(dòng)的CMOS帶隙基準(zhǔn)電壓源的分析與設(shè)計(jì)[D]. 李沁蓮.西南交通大學(xué) 2011
[2]時(shí)間交錯(cuò)模數(shù)轉(zhuǎn)換器設(shè)計(jì)與校正研究[D]. 朱凱.復(fù)旦大學(xué) 2008



本文編號(hào)：2955392