隨著信息技術(shù)的快速發(fā)展,大量軍民產(chǎn)品對模數(shù)轉(zhuǎn)換器的速度要求越來越高,對超高速模數(shù)轉(zhuǎn)換器的需求越來越迫切,實現(xiàn)超高速的通用方法是采用時間交織技術(shù)。模數(shù)轉(zhuǎn)換器包括采樣保持、量化、編碼、輸出等電路,這些電路模塊在時鐘信號的控制下有序的工作,從而完成信號的轉(zhuǎn)化,時鐘電路的性能直接影響模數(shù)轉(zhuǎn)換器的性能。因此,本文以超高速模數(shù)轉(zhuǎn)換器為背景,重點對應用于超高速時間交織A/D轉(zhuǎn)換器的時鐘電路進行研究和設計。超高速模數(shù)轉(zhuǎn)換器中,輸入時鐘信號通常為正弦信號。輸入時鐘信號需經(jīng)低噪放大器后轉(zhuǎn)換為方波信號,轉(zhuǎn)換輸出的時鐘信號占空比不能精確到50%,且存在大的時鐘抖動,因此,本文設計一種基于全差分積分器的時鐘穩(wěn)定電路來調(diào)整時鐘占空比并抑制輸出時鐘抖動。時間交織A/D轉(zhuǎn)換器中,通道間采樣時刻的不匹配會引起雜散信號,從而降低時間交織A/D轉(zhuǎn)換器的整體性能。本文提出了兩種校準采樣時刻誤差的方式:一是通過主采樣時鐘控制產(chǎn)生無相位偏差的采樣時鐘信號,為了校準主采樣時鐘相位誤差同時降低主采樣時鐘抖動,設計了主采樣時鐘相位自校準電路。另一種是通過SPI手動校準,電路設計中使用了4個完全相同的8位電流舵D/A轉(zhuǎn)換器,每個D/A轉(zhuǎn)... 

【文章來源】：重慶大學重慶市 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：79 頁

【學位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
1 緒論
    1.1 課題背景
        1.1.1 選題背景
        1.1.2 超高速A/D轉(zhuǎn)換器的研究現(xiàn)狀及發(fā)展趨勢
        1.1.3 超高速A/D轉(zhuǎn)換器時鐘電路研究現(xiàn)狀
    1.2 研究目標及意義
    1.3 論文內(nèi)容與結(jié)構(gòu)
2 時間交織A/D轉(zhuǎn)換器的概述
    2.1 時間交織A/D轉(zhuǎn)換器的工作原理
    2.2 時間交織A/D轉(zhuǎn)換器的失配分析
        2.2.1 失調(diào)失配的影響
        2.2.2 增益失配的影響
        2.2.3 采樣時刻失配的影響
        2.2.4 不同失配條件下信噪比與輸入頻率的關(guān)系
    2.3 本章小結(jié)
3 時間交織A/D轉(zhuǎn)換器中的時鐘信號
    3.1 A/D轉(zhuǎn)換器中的時鐘信號
        3.1.1 時鐘抖動
        3.1.2 時鐘抖動對A/D轉(zhuǎn)換器性能的影響
    3.2 低抖動、高性能時鐘信號產(chǎn)生電路
        3.2.1 基于延遲鎖相環(huán)技術(shù)的時鐘穩(wěn)定電路
        3.2.2 基于連續(xù)時間積分器的時鐘穩(wěn)定電路
        3.2.3 基于脈寬控制環(huán)路的時鐘穩(wěn)定電路
    3.3 通道間采樣時鐘相位校準電路
    3.4 本章小結(jié)
4 時間交織A/D轉(zhuǎn)換器時鐘電路的設計
    4.1 時鐘電路的結(jié)構(gòu)
    4.2 時鐘穩(wěn)定電路的設計
        4.2.1 時鐘穩(wěn)定電路的結(jié)構(gòu)
        4.2.2 時鐘緩沖器
        4.2.3 占空比檢測電路
        4.2.4 占空比調(diào)整電路
        4.2.5 帶隙基準源
        4.2.6 時鐘穩(wěn)定電路的仿真
    4.3 采樣時鐘相位自校準電路的設計
        4.3.1 主采樣時鐘相位自校準電路的結(jié)構(gòu)
        4.3.2 比較器鎖存器
        4.3.3 靈敏放大器
        4.3.4 主采樣時鐘相位自校準電路的仿真
        4.3.5 多相時鐘產(chǎn)生電路
        4.3.6 四通道采樣時鐘生成電路
    4.4 采樣時鐘相位手動校準電路的設計
        4.4.1 采樣時鐘相位手動校準電路的結(jié)構(gòu)
        4.4.2 多相時鐘產(chǎn)生電路
        4.4.3 延遲級
        4.4.4 D/A轉(zhuǎn)換器
        4.4.5 控制電壓生成電路
        4.4.6 差分采樣時鐘相位調(diào)整電路
        4.4.7 基準電流源
        4.4.8 采樣時鐘相位手動校準電路的仿真
    4.5 本章總結(jié)
5 版圖設計及后仿真
    5.1 版圖的概述
    5.2 版圖設計技術(shù)
        5.2.1 版圖設計規(guī)則
        5.2.2 版圖設計準則
    5.3 版圖驗證
    5.4 時鐘電路后仿真
    5.5 本章總結(jié)
6 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
致謝
參考文獻
附錄


【參考文獻】：
期刊論文
[1]A clock generator for a high-speed high-resolution pipelined A/D converter[J]. 趙磊,楊銀堂,朱樟明,劉簾羲.  Journal of Semiconductors. 2013(02)
[2]基于0.18μm SiGe BiCMOS工藝的高速比較器分析與設計[J]. 陳天佐,吳玉平,陳嵐.  微電子學與計算機. 2012(07)
[3]一種基于差動放大器的超高速脈寬調(diào)整電路[J]. 朱璨,徐鳴遠,沈曉峰,馮雯雯.  微電子學. 2010(02)
[4]一種1.8 V低功耗2 GHz預分頻電路的設計[J]. 馬紹宇,韓雁.  電子器件. 2008(03)

博士論文
[1]折疊內(nèi)插模數(shù)轉(zhuǎn)換器的高精度設計研究與實現(xiàn)[D]. 李曉娟.西安電子科技大學 2012
[2]多通道時間交織模數(shù)轉(zhuǎn)換器的校正與集成電路實現(xiàn)方法研究[D]. 葉凡.復旦大學 2010

碩士論文
[1]基于襯底驅(qū)動的CMOS帶隙基準電壓源的分析與設計[D]. 李沁蓮.西南交通大學 2011
[2]時間交錯模數(shù)轉(zhuǎn)換器設計與校正研究[D]. 朱凱.復旦大學 2008



本文編號：2955392