傳感器信號(hào)處理SoC中SAR_ΣΔ調(diào)制器的設(shè)計(jì)與實(shí)現(xiàn)
發(fā)布時(shí)間：2020-12-29 05:21
隨著消費(fèi)電子產(chǎn)業(yè)和物聯(lián)網(wǎng)的發(fā)展,傳感器被廣泛應(yīng)用在各個(gè)領(lǐng)域。模數(shù)轉(zhuǎn)換器（Analog to Digital Converter,ADC）作為傳感器信號(hào)的接口,是傳感器應(yīng)用系統(tǒng)中不可缺少的部分。Σ-ΔADC由于其高分辨率特性和較低的工藝要求,被廣泛應(yīng)用在各傳感器信號(hào)處理系統(tǒng)中。但由于其內(nèi)在的結(jié)構(gòu)特性,為防止信號(hào)過載,實(shí)際應(yīng)用中往往需要限制信號(hào)輸入范圍,同時(shí)降低了ADC的動(dòng)態(tài)范圍（Dyanmic Range,DR）。在滿足傳感器信號(hào)處理系統(tǒng)高精度要求的同時(shí),實(shí)現(xiàn)對(duì)Σ-ΔADC動(dòng)態(tài)范圍的優(yōu)化是設(shè)計(jì)中急需解決的問題。本文首先從Σ-Δ調(diào)制器的實(shí)現(xiàn)原理出發(fā),結(jié)合電路設(shè)計(jì)中的問題,分析了影響Σ-ΔADC動(dòng)態(tài)范圍的因素;然后基于參考電壓動(dòng)態(tài)調(diào)節(jié)的思路,設(shè)計(jì)了一種SARΣΔ調(diào)制器,采用5位SAR ADC和三階調(diào)制器的混合結(jié)構(gòu),采樣頻率5.12MHz,信號(hào)帶寬10kHz。本設(shè)計(jì)引入了前置的SAR ADC對(duì)輸入信號(hào)進(jìn)行粗轉(zhuǎn)換,轉(zhuǎn)換結(jié)果用于動(dòng)態(tài)調(diào)整Σ-Δ調(diào)制器的參考電壓;在減小量化噪聲優(yōu)化動(dòng)態(tài)范圍的同時(shí),減小了對(duì)調(diào)制器階數(shù)和過采樣率（Over-sampling Rate,OSR）的要求,...
【文章來源】：華中科技大學(xué)湖北省 211工程院校 985工程院校 教育部直屬院校
【文章頁數(shù)】：69 頁
【學(xué)位級(jí)別】：碩士
【部分圖文】：
發(fā)表在ISSCC與VLSI上的ADC的FoMs與采樣頻率
圖 3-5 本文采用 SAR_ΣΔ 調(diào)制器理論建模基于 Simulink 搭建整體 SAR_ΣΔ 調(diào)制器模型[34][35]，如圖 3-5 所示。然后利用Simulink 內(nèi)的 PSD 工具對(duì) SAR_ΣΔ 調(diào)制器系統(tǒng)整體進(jìn)行理論仿真，為計(jì)算帶內(nèi)的 3次諧波且便于 FFT 分析，輸入-6dB 的頻率為 2.413kHz 的正弦信號(hào)。經(jīng)反復(fù)迭代優(yōu)化和考慮系數(shù)的電路實(shí)現(xiàn)難度，確定了本文 ΣΔ 調(diào)制器的環(huán)路參數(shù)如表 3-2 所示。表 3-2 三階 Σ-Δ 調(diào)制器的環(huán)路參數(shù)參數(shù) A1A2A3B1B2B3R值 2 0.2 0.2 0.75 1 0.75 1系統(tǒng)仿真結(jié)果如圖 3-6 所示，系統(tǒng)整體達(dá)到了 133.7dB 的 SNR，為后續(xù)電路設(shè)計(jì)中的非理想特性保留了足夠的噪聲容限。至此，確認(rèn)了本系統(tǒng)的所有結(jié)構(gòu)參數(shù)，系統(tǒng)整體結(jié)構(gòu)如圖 3-7 所示。
華 中 科 技 大 學(xué) 碩 士 學(xué) 位 論 文功率 Vn2滿足[41]： = π (3-22)其中 W、L 分別為 MOS 管的寬長，由此可以得出，要減少 MOS 管閃爍噪聲的影響，需要適當(dāng)?shù)卦黾?MOS 管的尺寸。載流子引起的熱噪聲和 MOS 管的閃爍噪聲共同影響運(yùn)放的噪聲。運(yùn)放噪聲影響積分器的噪聲性能，同時(shí)由于噪聲源在調(diào)制器的不同路徑和位置上，對(duì)噪聲性能的影響也不同，本文在下小節(jié)對(duì)各非理想因素和噪聲進(jìn)行整體定量分析。3.2.4 非理想特性建模
【參考文獻(xiàn)】：
期刊論文
[1]用于MEMS傳感器的三階Σ-Δ調(diào)制器設(shè)計(jì)[J]. 蘇小波,柴旭朝,戴歡,顧曉峰,于宗光. 微電子學(xué). 2010(05)
[2]一種14位、1.4MS/s、多位量化的級(jí)聯(lián)型Σ△調(diào)制器[J]. 方杰,易婷,迮德東,鄭宇馳,洪志良. 固體電子學(xué)研究與進(jìn)展. 2005(01)
碩士論文
[1]應(yīng)用于音頻設(shè)備的14bit∑-ΔADC的研究與設(shè)計(jì)[D]. 董陽.北京工業(yè)大學(xué) 2015
[2]Sigma-delta調(diào)制器的研究及其在SIMULINK環(huán)境下建模[D]. 周伶俐.華中科技大學(xué) 2007
本文編號(hào)：2945089
【文章來源】：華中科技大學(xué)湖北省 211工程院校 985工程院校 教育部直屬院校
【文章頁數(shù)】：69 頁
【學(xué)位級(jí)別】：碩士
【部分圖文】：
發(fā)表在ISSCC與VLSI上的ADC的FoMs與采樣頻率
圖 3-5 本文采用 SAR_ΣΔ 調(diào)制器理論建模基于 Simulink 搭建整體 SAR_ΣΔ 調(diào)制器模型[34][35]，如圖 3-5 所示。然后利用Simulink 內(nèi)的 PSD 工具對(duì) SAR_ΣΔ 調(diào)制器系統(tǒng)整體進(jìn)行理論仿真，為計(jì)算帶內(nèi)的 3次諧波且便于 FFT 分析，輸入-6dB 的頻率為 2.413kHz 的正弦信號(hào)。經(jīng)反復(fù)迭代優(yōu)化和考慮系數(shù)的電路實(shí)現(xiàn)難度，確定了本文 ΣΔ 調(diào)制器的環(huán)路參數(shù)如表 3-2 所示。表 3-2 三階 Σ-Δ 調(diào)制器的環(huán)路參數(shù)參數(shù) A1A2A3B1B2B3R值 2 0.2 0.2 0.75 1 0.75 1系統(tǒng)仿真結(jié)果如圖 3-6 所示，系統(tǒng)整體達(dá)到了 133.7dB 的 SNR，為后續(xù)電路設(shè)計(jì)中的非理想特性保留了足夠的噪聲容限。至此，確認(rèn)了本系統(tǒng)的所有結(jié)構(gòu)參數(shù)，系統(tǒng)整體結(jié)構(gòu)如圖 3-7 所示。
華 中 科 技 大 學(xué) 碩 士 學(xué) 位 論 文功率 Vn2滿足[41]： = π (3-22)其中 W、L 分別為 MOS 管的寬長，由此可以得出，要減少 MOS 管閃爍噪聲的影響，需要適當(dāng)?shù)卦黾?MOS 管的尺寸。載流子引起的熱噪聲和 MOS 管的閃爍噪聲共同影響運(yùn)放的噪聲。運(yùn)放噪聲影響積分器的噪聲性能，同時(shí)由于噪聲源在調(diào)制器的不同路徑和位置上，對(duì)噪聲性能的影響也不同，本文在下小節(jié)對(duì)各非理想因素和噪聲進(jìn)行整體定量分析。3.2.4 非理想特性建模
【參考文獻(xiàn)】：
期刊論文
[1]用于MEMS傳感器的三階Σ-Δ調(diào)制器設(shè)計(jì)[J]. 蘇小波,柴旭朝,戴歡,顧曉峰,于宗光. 微電子學(xué). 2010(05)
[2]一種14位、1.4MS/s、多位量化的級(jí)聯(lián)型Σ△調(diào)制器[J]. 方杰,易婷,迮德東,鄭宇馳,洪志良. 固體電子學(xué)研究與進(jìn)展. 2005(01)
碩士論文
[1]應(yīng)用于音頻設(shè)備的14bit∑-ΔADC的研究與設(shè)計(jì)[D]. 董陽.北京工業(yè)大學(xué) 2015
[2]Sigma-delta調(diào)制器的研究及其在SIMULINK環(huán)境下建模[D]. 周伶俐.華中科技大學(xué) 2007
本文編號(hào)：2945089
本文鏈接：http://sikaile.net/kejilunwen/dianzigongchenglunwen/2945089.html
最近更新
教材專著
