研究了采用某款單片外延設(shè)備批量生長(zhǎng)8英寸(1英寸=2.54 cm)薄層Si外延片時(shí)芯片性能參數(shù)的變化。研究發(fā)現(xiàn)隨著設(shè)備預(yù)防性維護(hù)(PM)后使用天數(shù)的增加,外延層厚度不均勻性變化很小,電阻率不均勻性逐漸增大,邊緣過(guò)渡區(qū)逐漸加長(zhǎng),注入反應(yīng)腔室的摻雜量必須不斷減少才能保持外延層電阻率穩(wěn)定。通過(guò)研究PM后不同天數(shù)外延片制備肖特基勢(shì)壘二極管(SBD)的擊穿電壓發(fā)現(xiàn),外延片不同區(qū)域制備的SBD擊穿電壓差隨PM后天數(shù)的增加而增加。通過(guò)增加外延片邊緣厚度,提高了PM后期外延片邊緣區(qū)域制備SBD的擊穿電壓,擊穿電壓最大值與最小值之差從4.34 V減小到2.88 V,滿足客戶使用要求。 

【文章來(lái)源】：半導(dǎo)體技術(shù). 2020年11期 北大核心

【文章頁(yè)數(shù)】：7 頁(yè)

【部分圖文】：

PM后不同天數(shù)注入腔室摻雜量與外延層

圖2為PM后第1天、第15天和第30天制備外延片中心區(qū)域和距外延片邊緣10 mm區(qū)域的SRP變化,圖中h為探針距表面深度。對(duì)比發(fā)現(xiàn),PM后不同天數(shù)的外延片中心區(qū)域SRP基本一致,邊緣10 mm區(qū)域SRP差異較大。受自摻效應(yīng)影響,邊緣10 mm區(qū)域襯底向外延的過(guò)渡區(qū)長(zhǎng)度隨PM后天數(shù)的增加而增長(zhǎng),PM后第15天過(guò)渡區(qū)長(zhǎng)度較第1天的長(zhǎng)0.35 μm,PM后第30天過(guò)渡區(qū)長(zhǎng)度較第1天的長(zhǎng)0.6 μm。與外延層電阻率趨勢(shì)隨PM后天數(shù)變化的原因相同,隨著PM后天數(shù)的增加,外延片邊緣區(qū)域受基座自摻雜影響相對(duì)較大,中心區(qū)域受基座自摻雜影響很小,因此外延片邊緣區(qū)域過(guò)渡區(qū)長(zhǎng)度隨PM后天數(shù)的增加而增大,而中心區(qū)域過(guò)渡區(qū)長(zhǎng)度與PM后天數(shù)無(wú)關(guān)。

取設(shè)備PM后不同天數(shù)外延片制成的SBD,測(cè)試外延片不同區(qū)域制備SBD的擊穿電壓差ΔVbr(擊穿電壓最大值與最小值之差),如圖3所示。由圖可知,隨著設(shè)備PM后天數(shù)的增加,ΔVbr逐漸增大。t≤15 d時(shí),ΔVbr<2.5 V;15 d<t≤30 d時(shí),ΔVbr為1.6～3.6 V;t>30 d時(shí),ΔVbr≥3 V。為了確認(rèn)擊穿電壓差隨PM后天數(shù)逐漸增加的根本原因,進(jìn)一步分析PM后不同天數(shù)外延片不同區(qū)域制備SBD的擊穿電壓(Vbr)分布,如圖4所示,圖中L1和L2分別為平行和垂直于Si片參考面方向的長(zhǎng)度。PM后第1天,擊穿電壓最小值為54.31 V,最大值為55.8 V,ΔVbr為1.49 V;PM后第15天,擊穿電壓最小值為52 V,最大值為54.77 V,ΔVbr為2.77 V;PM后第30天,擊穿電壓最小值為51.69 V,最大值為55.87 V,ΔVbr為4.18 V。外延片不同區(qū)域制備的SBD擊穿電壓差隨PM后天數(shù)變大的原因是邊緣區(qū)域擊穿電壓低,這與外延片的邊緣電阻率偏低、邊緣過(guò)渡區(qū)長(zhǎng)有關(guān)。

【參考文獻(xiàn)】：
期刊論文
[1]重?fù)紸s襯底上超高阻薄層硅外延片的制備[J]. 薛宏偉,米姣,袁肇耿,王剛,張志勤.  半導(dǎo)體技術(shù). 2020(03)
[2]低功耗肖特基整流器件用200 mm高均勻性硅外延層生長(zhǎng)工藝[J]. 李明達(dá),李普生,薛兵.  科學(xué)技術(shù)與工程. 2018(36)
[3]200 mm硅外延片厚度和電阻率均勻性工藝調(diào)控[J]. 李明達(dá).  半導(dǎo)體技術(shù). 2018(12)
[4]8英寸薄層硅外延片的均勻性控制方法[J]. 張志勤,袁肇耿,薛宏偉.  半導(dǎo)體技術(shù). 2017(07)
[5]用于高壓快恢復(fù)二極管的200mm硅外延材料的生長(zhǎng)[J]. 張志勤,吳會(huì)旺,袁肇耿,趙麗霞.  半導(dǎo)體技術(shù). 2017(02)
[6]瞬態(tài)電壓抑制器的減壓外延工藝研究[J]. 王海紅.  電子技術(shù). 2013(12)
[7]200mm高阻厚層Si外延技術(shù)研究[J]. 袁肇耿,魏毓峰.  半導(dǎo)體技術(shù). 2008(05)



本文編號(hào)：2943541