GaAs基pHEMT器件因其高的電子遷移率和低的噪聲特性已經(jīng)廣泛應(yīng)用在無(wú)線通信系統(tǒng)射頻集成電路設(shè)計(jì)中,尤其是對(duì)噪聲和靈敏度高要求的射頻前端低噪聲放大器（LNA）應(yīng)用中。隨著現(xiàn)代無(wú)線通信系統(tǒng)的快速發(fā)展,對(duì)GaAs MMIC LNA性能指標(biāo)要求越來(lái)越高,由于設(shè)計(jì)和生產(chǎn)性能優(yōu)異的LNA需要精確的半導(dǎo)體器件小信號(hào)和噪聲模型提供理論支持和設(shè)計(jì)依據(jù),因此,建立精確的器件模型對(duì)LNA的電路設(shè)計(jì)和仿真優(yōu)化至關(guān)重要�；谏鲜霰尘�,本文重點(diǎn)圍繞GaAs pHEMT器件小信號(hào)等效電路模型、噪聲模型以及模型參數(shù)提取方法和低噪聲放大器設(shè)計(jì)等方面展開(kāi)工作,所取得的主要研究成果包括:1.介紹了GaAs pHEMT器件的基本物理結(jié)構(gòu)參數(shù),基于臺(tái)灣Win半導(dǎo)體公司提供的0.15μm InGaAs Low Noise pHEMT工藝,建立了精確的GaAs pHEMT小信號(hào)等效電路模型。利用微波網(wǎng)絡(luò)信號(hào)矩陣技術(shù),提出了一種根據(jù)特殊偏置狀態(tài)下的簡(jiǎn)化等效電路拓?fù)浣Y(jié)構(gòu)來(lái)分步提取模型元件參數(shù)的提參方法,通過(guò)與實(shí)測(cè)的S參數(shù)進(jìn)行擬合與誤差分析,表明所建立的小信號(hào)等效電路模型和參數(shù)提取方法具有良好的精度（S參數(shù)的幅度和相位誤差分別低于6... 

【文章來(lái)源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：100 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
符號(hào)對(duì)照表
縮略語(yǔ)對(duì)照表
第一章 緒論
    1.1 研究背景與意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
        1.2.1 噪聲模型研究現(xiàn)狀
        1.2.2 低噪聲放大器研究現(xiàn)狀
    1.3 研究?jī)?nèi)容和結(jié)構(gòu)安排
第二章 GaAs pHEMT器件小信號(hào)模型
    2.1 HEMT器件原理
    2.2 網(wǎng)絡(luò)參數(shù)矩陣
        2.2.1 二端口網(wǎng)絡(luò)
        2.2.2 T與 π型網(wǎng)絡(luò)
    2.3 GaAs pHEMT器件小信號(hào)建模
        2.3.1 小信號(hào)等效電路
        2.3.2 寄生參數(shù)提取
        2.3.3 本征參數(shù)提取
        2.3.4 小信號(hào)模型驗(yàn)證
    2.4 本章小節(jié)
第三章 GaAs pHEMT器件噪聲模型
    3.1 射頻噪聲理論
        3.1.1 噪聲分類
        3.1.2 噪聲系數(shù)和等效噪聲溫度
        3.1.3 二端口網(wǎng)絡(luò)噪聲理論
    3.2 GaAs pHEMT器件噪聲模型
        3.2.1 噪聲模型等效電路
        3.2.2 PUCEL模型
        3.2.3 POSPIESZALSKI模型
    3.3 噪聲模型去嵌技術(shù)
    3.4 GaAs pHEMT器件噪聲建模
        3.4.1 PUCEL噪聲模型改進(jìn)
        3.4.2 POSPIESZALSKI溫度噪聲模型改進(jìn)
    3.5 噪聲模型驗(yàn)證
    3.6 本章小節(jié)
第四章 寬帶高增益低噪聲放大器設(shè)計(jì)
    4.1 寬帶低噪聲放大器的設(shè)計(jì)難點(diǎn)
    4.2 寬帶低噪聲放大器拓?fù)浣Y(jié)構(gòu)分析
        4.2.1 共柵極放大器
        4.2.2 串聯(lián)-并聯(lián)放大器
        4.2.3 源極負(fù)反饋放大器
        4.2.4 共源共柵放大器
    4.3 寬帶高增益低噪聲放大器設(shè)計(jì)
        4.3.1 輸入級(jí)電路設(shè)計(jì)與分析
        4.3.2 級(jí)間匹配設(shè)計(jì)與分析
        4.3.3 后級(jí)電路設(shè)計(jì)與分析
    4.4 總體電路和版圖設(shè)計(jì)
    4.5 本章小結(jié)
第五章 總結(jié)與展望
    5.1 總結(jié)
    5.2 展望
參考文獻(xiàn)
致謝
作者簡(jiǎn)介



本文編號(hào)：2932826