當(dāng)今科技的快速發(fā)展,使得電子信息領(lǐng)域?qū)τ诟鞣N高頻信號(特別是高頻小信號)的高精度、無失真采集、處理和顯示變得越來越重要。對物理世界的各種高頻信號的精確采集依賴于相應(yīng)的高速數(shù)據(jù)采集系統(tǒng),對高速數(shù)據(jù)采集系統(tǒng)的深入研究對電子信息領(lǐng)域的發(fā)展有著重要的推進(jìn)作用。本文致力于高速數(shù)據(jù)采集領(lǐng)域研究,完成了高速數(shù)據(jù)采集模塊的設(shè)計(jì)與實(shí)現(xiàn)。關(guān)鍵指標(biāo)有:最高實(shí)時(shí)采樣率12.5GSPS,模擬帶寬4GHz,垂直分辨率8bit,有效位數(shù)6.2bit@500MHz。本文研究了基于JESD204B高速串行協(xié)議傳輸?shù)臅r(shí)間交替采樣系統(tǒng),完成了12.5GSPS數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì),完成了系統(tǒng)各模塊的原理圖和PCB設(shè)計(jì),并對采集系統(tǒng)進(jìn)行了系統(tǒng)調(diào)試與驗(yàn)證。本文主要完成的工作如下:1、對數(shù)據(jù)采集和高速傳輸技術(shù)進(jìn)行研究。結(jié)合項(xiàng)目需求對系統(tǒng)關(guān)鍵器件進(jìn)行對比選型,并在此基礎(chǔ)上設(shè)計(jì)12.5GSPS高速數(shù)據(jù)采集系統(tǒng)的總體方案。2、設(shè)計(jì)12.5GSPS數(shù)據(jù)采集系統(tǒng)的各個(gè)關(guān)鍵模塊,包括信號驅(qū)動(dòng)、ADC采集電路、時(shí)鐘產(chǎn)生與分配、信號傳輸與緩存、數(shù)字信號處理等模塊。分析TIADC系統(tǒng)中信號驅(qū)動(dòng)和阻抗匹配的問題,結(jié)合ADC進(jìn)行不同信號通道之間的一致性設(shè)... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：85 頁

【學(xué)位級別】：碩士

【部分圖文】：

數(shù)據(jù)采集過程示意圖

靈活，同時(shí)有利于系統(tǒng)級采樣率的擴(kuò)展，所以是現(xiàn)階段實(shí)現(xiàn)時(shí)間交替采樣系統(tǒng)的主流方式。不過隨著大規(guī)模集成電路的快速發(fā)展，國際上一些最新的高速時(shí)間交替采集系統(tǒng)采用了系統(tǒng)集成的方式，將采集系統(tǒng)設(shè)計(jì)在集成芯片中，依靠其先進(jìn)的芯片設(shè)計(jì)制造工藝，芯片內(nèi)部采用固定延遲線的方式實(shí)現(xiàn)“時(shí)間交替”，在系統(tǒng)采樣率和穩(wěn)定度上都有很大提高。但是由于技術(shù)封鎖和技術(shù)穩(wěn)定度等原因，該技術(shù)在時(shí)間交替采集系統(tǒng)中的應(yīng)用還得到廣泛推廣，目前基于采樣時(shí)鐘相位差的交替采樣技術(shù)實(shí)現(xiàn)方式還是以上述的第二種方式為主。其具體系統(tǒng)構(gòu)架如下圖2-2所示。圖2-2基于采樣時(shí)鐘相位差的交替采樣技術(shù)整個(gè)交替采集系統(tǒng)由N片ADC組成，單片ADC的最高采樣率是f，由時(shí)鐘

電子科技大學(xué)碩士學(xué)位論文10步的簡化起到了關(guān)鍵的作用。不同版本的簡單對比如下圖所示：圖2-3JESD204B不同版本的對比由圖2-3可以看出，JESD204版本的兩個(gè)器件之間以幀時(shí)鐘為基礎(chǔ)進(jìn)行數(shù)據(jù)同步，數(shù)據(jù)傳輸只有一條傳輸鏈路，因而系統(tǒng)傳輸不夠靈活，且速度有限。于是出現(xiàn)了JESD204A版本，該版本具有多通道復(fù)合鏈路傳輸結(jié)構(gòu)，支持通道間傳輸同步，并且能進(jìn)行多器件間的交互通信。最新的版本JESD204B在JESD204A的基礎(chǔ)上進(jìn)行了系統(tǒng)時(shí)鐘方案的改進(jìn)，以器件時(shí)鐘的方式使傳輸協(xié)議的時(shí)鐘方案更加靈活可靠。JESD204B共有三個(gè)子類：子類0、子類1、和子類2，最高支持12.5Gbps的接口速度[22]，使用器件時(shí)鐘代替了幀時(shí)鐘，子類0可向下兼容版本JESD204A，不過并不具有確定性延遲功能。此外子類1使用SYSREF同步信號在各器件之間發(fā)送并對齊本地多幀時(shí)鐘。它實(shí)現(xiàn)數(shù)據(jù)傳輸同步功能，并在數(shù)據(jù)多鏈路之間實(shí)現(xiàn)已知的的、確定性的延遲。子類2需要使用SYNC信號，但沒有SYSREF同步信號，由于存在SYNC信號的時(shí)序限制，子類2通常用于500MSPS以下的數(shù)據(jù)傳輸。在需要500MSPS以上的傳輸速度情況下，具有外部同步信號SYSREF時(shí)鐘的子類1通常是首選，本章著重介紹的就是JESD204B子類1版本。

【參考文獻(xiàn)】：
期刊論文
[1]基于FPGA實(shí)現(xiàn)JESD204B高速接口設(shè)計(jì)[J]. 曹鵬飛.  無線互聯(lián)科技. 2018(23)
[2]創(chuàng)新時(shí)序交織結(jié)構(gòu)解決實(shí)時(shí)示波器對超高帶寬測試的性能需求[J].   國外電子測量技術(shù). 2016(03)
[3]基于JESD204B協(xié)議的數(shù)據(jù)傳輸接口設(shè)計(jì)[J]. 周典淼,徐暉,陳維華,李楠,孫兆林,刁節(jié)濤.  電子科技. 2015(10)
[4]基于JESD204B協(xié)議的相控陣?yán)走_(dá)下行同步采集技術(shù)應(yīng)用[J]. 陳洋,俞育新,奚俊.  雷達(dá)與對抗. 2015(02)
[5]一種手持式數(shù)字示波器的設(shè)計(jì)[J]. 彭濤,汪余.  成都航空職業(yè)技術(shù)學(xué)院學(xué)報(bào). 2014(03)
[6]基于TIADC的20 GS/s高速數(shù)據(jù)采集系統(tǒng)[J]. 楊擴(kuò)軍,田書林,蔣俊,曾浩.  儀器儀表學(xué)報(bào). 2014(04)
[7]基于0.18μm CMOS工藝的2 Gsps 6比特全并行模數(shù)轉(zhuǎn)換器設(shè)計(jì)[J]. 劉海濤,孟橋,王志功.  高技術(shù)通訊. 2010(02)
[8]一種高速幀同步和相位模糊估計(jì)的方法及其FPGA實(shí)現(xiàn)[J]. 滿欣,楊軍,張爾揚(yáng).  現(xiàn)代電子技術(shù). 2009(11)

碩士論文
[1]四通道數(shù)字示波表硬件設(shè)計(jì)[D]. 吳佳瑜.電子科技大學(xué) 2017
[2]四通道數(shù)字三維示波器存儲系統(tǒng)的硬件設(shè)計(jì)[D]. 王翔輝.電子科技大學(xué) 2015
[3]多片ADC并行采集系統(tǒng)關(guān)鍵技術(shù)的研究[D]. 楊辰.電子科技大學(xué) 2013



本文編號：2930837