隨著CMOS工藝技術(shù)的進(jìn)步和片上系統(tǒng)芯片（system on chip,SoC）的廣泛應(yīng)用,傳統(tǒng)的電源管理解決方案已無法滿足片上系統(tǒng)芯片對(duì)電源的需求。SoC中對(duì)電源噪聲和紋波比較敏感的電路模塊,常常需要集成于片內(nèi)的低壓差線性穩(wěn)壓器（Low-dropout regulator,LDO）為其提供干凈的電源電壓。設(shè)計(jì)成本低、易集成、不需要片外電容、具備高電源噪聲抑制比的LDO是目前面臨的一個(gè)挑戰(zhàn)。無片外電容型LDO是近年來研究較熱的線性穩(wěn)壓器結(jié)構(gòu),其無需片外電容,適合集成于片上系統(tǒng)芯片內(nèi)部。因此,本文對(duì)可集成于片上系統(tǒng)芯片內(nèi)部的無片外電容型低壓差線性穩(wěn)壓器進(jìn)行了研究和設(shè)計(jì)。本文對(duì)LDO的結(jié)構(gòu)原理和設(shè)計(jì)難點(diǎn)進(jìn)行了深入的研究和分析,通過分析調(diào)整管的作用和可選類型,采用NMOS作LDO的調(diào)整管;通過分析LDO的環(huán)路結(jié)構(gòu),采用米勒補(bǔ)償和阻抗衰減的方法進(jìn)行環(huán)路的頻率補(bǔ)償,讓其在輕載和重載情況下均具有良好的穩(wěn)定性;通過分析LDO電源噪聲抑制比的原理,設(shè)計(jì)足夠的環(huán)路增益來保證LDO在低頻段具備較優(yōu)的電源噪聲抑制比;為了優(yōu)化LDO在1MHz附近中間頻率段的電源噪聲抑制比,采用前饋紋波抵消技術(shù),設(shè)計(jì)了專門的輔... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：87 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

一種提升LDO電源抑制比的方法

帶隙基準(zhǔn)模塊BJT版圖

帶隙基準(zhǔn)電路版圖

【參考文獻(xiàn)】：
期刊論文
[1]非線性補(bǔ)償?shù)牡蜏仄凸腃MOS帶隙基準(zhǔn)源的設(shè)計(jì)[J]. 吳志明,楊鵬,呂堅(jiān),蔣亞東.  電子科技大學(xué)學(xué)報(bào). 2009(01)

碩士論文
[1]高電源抑制比片上供電系統(tǒng)研究與設(shè)計(jì)[D]. 何鳴.電子科技大學(xué) 2017
[2]低噪聲高電源抑制比片上LDO的研究與設(shè)計(jì)[D]. 李亮.電子科技大學(xué) 2016



本文編號(hào)：2927370