在當前新一代數(shù)字化通信和雷達系統(tǒng)中,高速高性能直接數(shù)字頻率合成器（DDS）是一個關(guān)鍵的構(gòu)建單元,并且隨著數(shù)字化、信息化的持續(xù)發(fā)展,其重要性和應用將更加普遍和深入,對DDS工作頻率和性能的要求也將不斷提高。實現(xiàn)一個集成了高速D/A轉(zhuǎn)換器（DAC）的高速高性能DDS芯片涉及到系統(tǒng)結(jié)構(gòu)設(shè)計、數(shù)字算法設(shè)計與實現(xiàn)、高速模擬電路設(shè)計、混合信號仿真和物理實現(xiàn)等一系列關(guān)鍵技術(shù)。本論文以這些關(guān)鍵技術(shù)為研究課題,重點研究了DDS的系統(tǒng)結(jié)構(gòu)與數(shù)字輔助預失真設(shè)計技術(shù)、高效相幅轉(zhuǎn)換CORDIC算法與低功耗實現(xiàn)技術(shù)、高速電流舵DAC設(shè)計技術(shù)等等,在0.18μm CMOS工藝上實現(xiàn)了一款工作頻率2.5GHz的高性能單片DDS芯片,通過實測驗證了研究成果的有效性和實用性。主要研究內(nèi)容如下:1、提出了一款基于0.18μm CMOS工藝、工作頻率為2.5GHz的DDS芯片系統(tǒng)結(jié)構(gòu)和功能的實現(xiàn)方案。針對DDS輸出信號中時鐘混頻諧波較高的現(xiàn)象,提出了在數(shù)字域進行輔助預失真校準的解決方案。通過分析得到了校準信號幅度和相位量化位寬影響的數(shù)學表達式與matlab仿真結(jié)果,同時也給出了預失真校準功能的電路級實現(xiàn)方案,在測試階段總結(jié)出... 

【文章來源】：電子科技大學四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：136 頁

【學位級別】：博士

【部分圖文】：

DDS的基本概念

圖 1-2 DDS 結(jié)構(gòu)框圖國際學術(shù)界針對 DDS 關(guān)鍵技術(shù)的研究主要集中在相幅轉(zhuǎn)換器設(shè)計上。相術(shù)有兩個主要的研究方向：第一是超高速研究方向（已發(fā)表的文獻絕大 GeSi 或Ⅲ-Ⅴ族工藝）主要追求更高的工作頻率[5-19]，芯片的功耗和動態(tài)

圖 1-3 DDS 產(chǎn)品性能 VS 型號分布圖圖 1-3 可以看出 ADI 公司的產(chǎn)品共計 27 個型號，性能覆蓋范圍最廣最低 25MHz 到最高 3.5GHz，頻率字從 24~48 位都有產(chǎn)品。Intersil計 5 個型號 (其中只有 2 款是內(nèi)置了 DAC 的完整 DDS 產(chǎn)品，其余

【參考文獻】：
期刊論文
[1]A 14-bit 500-MS/s DAC with digital background calibration[J]. 徐震,李學清,劉嘉男,魏琦,駱麗,楊華中.  Journal of Semiconductors. 2014(03)
[2]A 14-bit 250-MS/s current-steering CMOS digital-to-analog converter[J]. 李學清,樊華,魏琦,徐震,劉嘉男,楊華中.  Journal of Semiconductors. 2013(08)



本文編號：2922006