隨著集成電路（IC）器件特征尺寸縮小到10 nm及以下,集成電路互連材料的制備和性能退化成為影響其發(fā)展的瓶頸。采用超低k電介質(zhì)（ULK）材料和新型集成方法的新型互連方案成為了最新的研究熱點(diǎn)。目前低k材料集成的主要障礙是較低的機(jī)械和導(dǎo)熱性能。因多孔有機(jī)硅酸鹽玻璃（p-OSG）的強(qiáng)度和剛度受內(nèi)部分子結(jié)構(gòu)和網(wǎng)絡(luò)連接性的控制而發(fā)生變化,成為最成功的候選材料之一�；诖�,本項(xiàng)目致力于研究改善超低k（k≤2.2）電介質(zhì)的機(jī)械性能。論文取得的主要成果如下:1.采用溶膠-凝膠技術(shù)和旋涂工藝成功制備出具有末端（Si-CH3）和橋連烷基（-CH2-CH2-）的兩類多孔SiOCH膜。與PECVD工藝膜相比,所制備的薄膜在相同的化學(xué)組成和孔隙率情況下,所有l(wèi)ow-k膜均具有更優(yōu)異的機(jī)械性能,并且隨著SiOCH膜中的橋接鍵濃度增加,楊氏模量也隨之增加,均在4GPa（低介電常數(shù)材料的力學(xué)性能要求）以上。在Si原子之間具有橋連烷基的SiOCH膜更易形成不均勻的內(nèi)部孔隙孔結(jié)構(gòu)（即墨瓶狀孔）,而具有末端烷基的SiOCH膜則形成圓柱形孔。2.對(duì)致孔劑Brij30的濃度、BTMSE/MTMS比和退火環(huán)境對(duì)橋連烷基的SiOC... 

【文章來源】：北方工業(yè)大學(xué)北京市

【文章頁數(shù)】：64 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖１－１?（左）６４位高性能微處理器芯片的橫截面，采用ＩＢＭ的９０?ｎｍ服務(wù)器級(jí)ＣＭＯＳ技術(shù)和??Ｃｕ／ｌｏｗ－ｋ布線［２］

！〇．Ｌｌ￣?Ｔｕｎｇｓｔｅｎ?ＣｏｎｔａＪ＇Ａ．????Ｊ．Ｖ．．Ｊ，．．；．?■…，Ａ．．ｖ，．．，ｒ?廣Ｉ??６４位高性能微處理器芯片的橫截面，采用ＩＢＭ的９０?ｎｍ服務(wù)器級(jí)ＣＭＯＳｋ布線［２］。（右）ＣＭＯＳ芯片的原理圖結(jié)構(gòu)，顯示線路前端和后端部分Ｗ??重疊層組成，這些層通�？煞譃閮刹糠�。圖１－１顯示了采用ＩＣＭＯＳ技術(shù)構(gòu)建的微處理器芯片的橫截面，第一部分稱ＦＥＯＬ包含晶體管，電容器和電阻等電子元件。芯片的第二），包含用于電信號(hào)傳輸?shù)幕ミB結(jié)構(gòu)，互連結(jié)構(gòu)由導(dǎo)線和絕路發(fā)展的主要瓶頸－ＲＣ延遲??收縮導(dǎo)致操作速度和芯片密度增加，同時(shí)應(yīng)用于ＢＥＯＬ中小，結(jié)構(gòu)變得越來越復(fù)雜Ｗ，也因此芯片內(nèi)信號(hào)傳播的延遲整體性能的新興問題。在先進(jìn)的互連技術(shù)中，電阻－電容（Ｒ和串?dāng)_噪聲正成為１Ｃ特征尺寸不斷縮小的主要障礙。??，ｙ?，??ｔｏｓ??

該頻率依賴性反映了材料的極化對(duì)所施電場(chǎng)不立即響應(yīng)的事實(shí)。偶極子的形成是??交變電場(chǎng)中電子極化（電子位移）、畸變極化（離子位移）或取向極化（分子位??移）的結(jié)果。如圖１－４所示，這些極化現(xiàn)象具有頻率依賴性。由于微電子器件主??要在高于１０９Ｈｚ的頻率下工作，因此所有極化機(jī)制都有利于介電常數(shù)縮放。??Ｔ???Ｉ?Ｏｒｉｅｏｔａｔｉｏｒ．??Ｃ?Ｖ?ｐｏｂｃｉｚ＾ｉｏｎ??１?ｔ?＼??ｓ?Ｉ?Ｔ??ｏ?一?＊???????ｙ????＇Ｂ?Ｓ?ｙ＾／?ｊ?：?Ｄｉｓｗｍｏｏ??ｇ?一?＾?Ｊ?ｊ?｜）〇？ａｎｚａｕ〇？ｉ??＾?＾?ｆ??ｆ?；?Ｅｌｅｃｔｒｏｎｉｃ??？?ｐｏｂｏｉＺＡｔｊｏｎ??ｉ?－?：?１???????．?一十?Ｔ——？??？?ｒ?１爐?ｉｃ１２?１６１５??ｃ?？＊．?ｆｒｅｑｕｅｎｃｙ（Ｈｒ）??糕八八Ａ?．??＂＇Ｂ?ｉｏ＊?ｉｏ１Ｊ?ｉ〇？??ｆｒｅｑｕｅｎｃｙ（Ｈ２）??圖１－４在不同頻率范圍內(nèi)的介電常數(shù)頻譜Ｗ。??１．２．２低ｋ電介質(zhì)的衍變??采用兩種方法來降低互連電介質(zhì)的ｋ值：通過引入低極性化學(xué)鍵（如Ｃ－Ｃ、??Ｃ－Ｈ、５１－０１３等）降低極化率，并通過產(chǎn)生孔隙率來降低密度。研宂者可以組合??４??


本文編號(hào)：2912949