隨著MOS器件的特征尺寸已經(jīng)進(jìn)入到納米量級(jí),傳統(tǒng)的SiO2/Si系統(tǒng)已經(jīng)不能滿足集成電路發(fā)展的要求。而高k柵介質(zhì)的使用在降低柵極漏電的同時(shí)也減小了溝道載流子遷移率,使器件驅(qū)動(dòng)能力下降。因此,需要采用高遷移率的溝道材料和新的器件結(jié)構(gòu)來(lái)提高器件的綜合性能。具有高遷移率和靜電完整性的超薄GeOI MOSFET成為近幾年人們研究的熱點(diǎn)之一。本論文開展了理論和實(shí)驗(yàn)方面的相關(guān)工作,研究了GeOI MOSFET的器件模型和結(jié)構(gòu)優(yōu)化以及高k柵介質(zhì)Ge MOS器件的界面特性。器件模型方面開展的工作有:（1）通過(guò)求解溝道的二維泊松方程得到溝道表面勢(shì)和溝道反型層電荷,建立了高k柵介質(zhì)小尺寸GeOI pMOSFET的漏源電流解析模型。模型包括了速度飽和效應(yīng),遷移率調(diào)制效應(yīng)和溝長(zhǎng)調(diào)制效應(yīng),模型計(jì)算結(jié)果與實(shí)驗(yàn)數(shù)據(jù)呈現(xiàn)出好的吻合。且利用建立的模型模擬分析了器件主要結(jié)構(gòu)和物理參數(shù)對(duì)跨導(dǎo)、截止頻率和電壓增益的影響,得出需設(shè)計(jì)合適厚度和短的溝道以及高介電常數(shù)的薄柵介質(zhì)來(lái)優(yōu)化器件的綜合性能;（2）采用Silvaco TCAD二維器件模擬器分析研究了雙柵GeOI MOSFET主要結(jié)構(gòu)和物理參數(shù)對(duì)器件性能的影響。通過(guò)對(duì)器件通態(tài)... 

【文章來(lái)源】：華中科技大學(xué)湖北省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：72 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
1 緒論
    1.1 CMOS集成電路的發(fā)展
    1.2 MOS器件等比例縮小及其面臨的挑戰(zhàn)
    1.3 高k柵介質(zhì)材料的特性
    1.4 Ge MOS器件研究進(jìn)展
    1.5 高k柵介質(zhì)GeOI MOS器件研究概況
    1.6 本文主要內(nèi)容及結(jié)構(gòu)安排
2 GeOI技術(shù)和Ge MOS制備工藝介紹
    2.1 GeOI技術(shù)介紹
    2.2 MOS器件主要制備工藝
    2.3 本章小結(jié)
3 高k柵介質(zhì)全耗盡GeOI pMOSFET漏源電流模型
    3.1 器件結(jié)構(gòu)與漏源電流計(jì)算
    3.2 模擬及結(jié)果分析
    3.3 本章小結(jié)
4 高k柵介質(zhì)全耗盡雙柵GeOI MOSFET的結(jié)構(gòu)優(yōu)化
    4.1 TCAD仿真軟件理論基礎(chǔ)
    4.2 模型選取及模型參數(shù)的設(shè)定
    4.3 器件結(jié)構(gòu)參數(shù)對(duì)電特性的影響
    4.4 本章小結(jié)
5 表面處理對(duì)Ge MOS器件界面和電特性的影響
    5.1 樣品制備流程
    5.2 電特性參數(shù)提取方法
    5.3 不同表面處理Ge MOS器件的電特性
    5.4 本章小結(jié)
6 總結(jié)及展望
    6.1 總結(jié)
    6.2 展望
致謝
參考文獻(xiàn)
附錄 作者在攻讀碩士期間發(fā)表的論文



本文編號(hào)：2904430