基于40nm CMOS工藝的12bit 300MS/s采樣保持電路研究
發(fā)布時間:2020-12-07 14:56
隨著計算機和移動通信的迅猛發(fā)展,系統(tǒng)對高速高精度ADC的需求越來越多,ADC正向高速、高精度和低功耗的方向發(fā)展。流水線ADC能夠在相對較低的功耗情況下,實現(xiàn)高采樣頻率和高精度,因此,流水線ADC成為現(xiàn)在研究的熱門方向。在流水線ADC結構中,采樣保持電路(sample/hold,S/H)往往作為模擬前端電路,因此,S/H電路的精度和速度就限制了ADC所能實現(xiàn)的精度和速度。所以為了實現(xiàn)高速高精度ADC,我們就必須研究高速高精度S/H電路。本文從S/H電路理論、S/H電路結構、S/H電路誤差源、S/H電路建立模型、高性能采樣開關及高速高增益運算放大器等方面探討和研究了相關理論和電路實現(xiàn),最后基于40nm CMOS工藝設計了12bit 300MS/s的采樣保持電路。主要成果和結論包括:1.本論文系統(tǒng)性地對比了不同S/H結構的優(yōu)點和缺點。在保證12bit精度和300MS/s采樣頻率的情況下,為了降低功耗,選擇電容翻轉型S/H電路作為最終使用的結構。2.本論文分析了S/H電路采樣相的誤差源和減小誤差的常見方法。而采樣開關是最重要的誤差源。于是重點分析了高性能采樣開關結構,最后設計了一種適合于本次應...
【文章來源】:電子科技大學四川省 211工程院校 985工程院校 教育部直屬院校
【文章頁數(shù)】:74 頁
【學位級別】:碩士
【文章目錄】:
摘要
ABSTRACT
第一章 緒論
1.1 研究背景和意義
1.2 國內(nèi)外研究現(xiàn)狀和發(fā)展趨勢
1.3 本文的主要貢獻和創(chuàng)新
1.4 論文的內(nèi)容和架構
第二章 采樣保持電路理論
2.1 采樣保持電路基礎和性能指標
2.2 采樣保持電路時域和頻域分析
2.3 采樣保持電路結構
2.3.1 開環(huán)結構
2.3.1.1 基于二極管橋開關的采樣保持電路
2.3.1.2 基于射隨器開關的采樣保持電路
2.3.1.3 基于AB類緩沖器的采樣保持電路
2.3.2 閉環(huán)結構
2.3.2.1 電荷轉移型采樣保持電路
2.3.2.2 電容翻轉型采樣保持電路
2.4 本章小結采用的采樣保持結構
2.5 本章小結
第三章 采樣保持電路采樣相
3.1 誤差源
3.1.1 溝道電荷注入
3.1.1.1 提前關斷時序
3.1.2 時鐘饋通
3.1.3 非線性導通電阻
3.1.4 kT/C噪聲
3.2 采樣開關
3.2.1 NMOS開關
3.2.2 CMOS開關
3.2.3 柵壓自舉開關
3.3 采用的采樣開關結構
3.4 本章小結
第四章 采樣保持電路保持相
4.1 誤差源
4.1.1 運放噪聲
4.1.1.1 熱噪聲
4.1.1.2 閃爍噪聲
4.1.2 高頻耦合
4.1.3 靜態(tài)誤差
4.1.4 動態(tài)誤差
4.2 保持相建立過程
4.2.1 壓擺區(qū)
4.2.1.1 單極點運放假設
4.2.1.2 雙極點運放假設
4.3 高速高增益運算放大器
4.3.1 兩級運算放大器
4.3.2 套筒運算放大器
4.3.3 折疊共源共柵運算放大器
4.3.4 增益的提高
4.3.4.1 兩級套筒運算放大器
4.3.4.2 增益自舉運算放大器
4.4 運放指標推導及采用的結構
4.4.1 運放指標推導
4.4.2 采用的運放結構
4.5 本章小結
第五章 采樣保持電路設計和仿真
5.1 采樣保持電路結構和時序
5.2 采樣開關結構和仿真
5.3 運算放大器的結構和仿真
5.3.1 輔助運放的仿真
5.3.2 主運放的仿真
5.4 采樣保持電路系統(tǒng)仿真
5.5 本章小結
第六章 結論
6.1 全文總結
6.2 后續(xù)工作展望
致謝
參考文獻
攻讀碩士學位期間取得的成果
【參考文獻】:
期刊論文
[1]高速高增益運算放大器的設計及應用[J]. 朱穎,何樂年,嚴曉浪. 電路與系統(tǒng)學報. 2008(02)
[2]一種用于高速高精度A/D轉換器的自舉采樣電路[J]. 王磊,尹文婧,許俊,任俊彥. 微電子學. 2007(01)
[3]一種低電壓高精度125MHz采樣/保持電路[J]. 王照鋼,陳誠,任俊彥,許俊. 微電子學. 2004(03)
[4]新型CMOS采樣/保持電路的設計研究[J]. 朱樟明,楊銀堂,柴常春. 微電子學. 2004(03)
[5]一種CMOS高速采樣/保持放大器[J]. 薛亮,沈延釗,張向民. 微電子學. 2004(03)
本文編號:2903457
【文章來源】:電子科技大學四川省 211工程院校 985工程院校 教育部直屬院校
【文章頁數(shù)】:74 頁
【學位級別】:碩士
【文章目錄】:
摘要
ABSTRACT
第一章 緒論
1.1 研究背景和意義
1.2 國內(nèi)外研究現(xiàn)狀和發(fā)展趨勢
1.3 本文的主要貢獻和創(chuàng)新
1.4 論文的內(nèi)容和架構
第二章 采樣保持電路理論
2.1 采樣保持電路基礎和性能指標
2.2 采樣保持電路時域和頻域分析
2.3 采樣保持電路結構
2.3.1 開環(huán)結構
2.3.1.1 基于二極管橋開關的采樣保持電路
2.3.1.2 基于射隨器開關的采樣保持電路
2.3.1.3 基于AB類緩沖器的采樣保持電路
2.3.2 閉環(huán)結構
2.3.2.1 電荷轉移型采樣保持電路
2.3.2.2 電容翻轉型采樣保持電路
2.4 本章小結采用的采樣保持結構
2.5 本章小結
第三章 采樣保持電路采樣相
3.1 誤差源
3.1.1 溝道電荷注入
3.1.1.1 提前關斷時序
3.1.2 時鐘饋通
3.1.3 非線性導通電阻
3.1.4 kT/C噪聲
3.2 采樣開關
3.2.1 NMOS開關
3.2.2 CMOS開關
3.2.3 柵壓自舉開關
3.3 采用的采樣開關結構
3.4 本章小結
第四章 采樣保持電路保持相
4.1 誤差源
4.1.1 運放噪聲
4.1.1.1 熱噪聲
4.1.1.2 閃爍噪聲
4.1.2 高頻耦合
4.1.3 靜態(tài)誤差
4.1.4 動態(tài)誤差
4.2 保持相建立過程
4.2.1 壓擺區(qū)
4.2.1.1 單極點運放假設
4.2.1.2 雙極點運放假設
4.3 高速高增益運算放大器
4.3.1 兩級運算放大器
4.3.2 套筒運算放大器
4.3.3 折疊共源共柵運算放大器
4.3.4 增益的提高
4.3.4.1 兩級套筒運算放大器
4.3.4.2 增益自舉運算放大器
4.4 運放指標推導及采用的結構
4.4.1 運放指標推導
4.4.2 采用的運放結構
4.5 本章小結
第五章 采樣保持電路設計和仿真
5.1 采樣保持電路結構和時序
5.2 采樣開關結構和仿真
5.3 運算放大器的結構和仿真
5.3.1 輔助運放的仿真
5.3.2 主運放的仿真
5.4 采樣保持電路系統(tǒng)仿真
5.5 本章小結
第六章 結論
6.1 全文總結
6.2 后續(xù)工作展望
致謝
參考文獻
攻讀碩士學位期間取得的成果
【參考文獻】:
期刊論文
[1]高速高增益運算放大器的設計及應用[J]. 朱穎,何樂年,嚴曉浪. 電路與系統(tǒng)學報. 2008(02)
[2]一種用于高速高精度A/D轉換器的自舉采樣電路[J]. 王磊,尹文婧,許俊,任俊彥. 微電子學. 2007(01)
[3]一種低電壓高精度125MHz采樣/保持電路[J]. 王照鋼,陳誠,任俊彥,許俊. 微電子學. 2004(03)
[4]新型CMOS采樣/保持電路的設計研究[J]. 朱樟明,楊銀堂,柴常春. 微電子學. 2004(03)
[5]一種CMOS高速采樣/保持放大器[J]. 薛亮,沈延釗,張向民. 微電子學. 2004(03)
本文編號:2903457
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/2903457.html
教材專著