隨著半導(dǎo)體行業(yè)和集成電路的快速發(fā)展,芯片的工作頻率與集成度迅速提高,電路的功耗也在迅速增加。然而功耗的增加會(huì)導(dǎo)致芯片發(fā)熱,降低電路設(shè)計(jì)的可靠性以及穩(wěn)定性,增大電路的設(shè)計(jì)成本。因此,功耗已經(jīng)成為集成電路設(shè)計(jì)的重要約束條件。通常采用門控時(shí)鐘技術(shù)減少電路中冗余狀態(tài)的翻轉(zhuǎn)來實(shí)現(xiàn)低功耗電路設(shè)計(jì),但是門控時(shí)鐘技術(shù)在降低系統(tǒng)功耗的同時(shí)會(huì)增加門控電路的復(fù)雜度,帶來一些額外的附加功耗,而且會(huì)增加電路系統(tǒng)中的競爭冒險(xiǎn)。本文將基于算法優(yōu)化與電路控制的兩種門控時(shí)鐘技術(shù)相結(jié)合,提出一種新的低功耗時(shí)序電路設(shè)計(jì)方法,并將其運(yùn)用到串口通信驅(qū)動(dòng)電路設(shè)計(jì)中。在優(yōu)化算法上,引入行為卡諾圖的分析設(shè)計(jì)理念,直觀展現(xiàn)出電路中每個(gè)觸發(fā)器的冗余時(shí)鐘信號(hào)的分布;在電路結(jié)構(gòu)中,依據(jù)電路系統(tǒng)中的狀態(tài)轉(zhuǎn)換特性,合理的選擇由門控電路構(gòu)建的自控觸發(fā)器,并以4位扭環(huán)型計(jì)數(shù)器為設(shè)計(jì)實(shí)例,將與非結(jié)構(gòu)、或門結(jié)構(gòu)以及異或結(jié)構(gòu)的新型4位扭環(huán)形計(jì)數(shù)器與傳統(tǒng)的4位扭環(huán)形計(jì)數(shù)器相比較,發(fā)現(xiàn)異或結(jié)構(gòu)能全面消除電路系統(tǒng)中的冗余時(shí)鐘信號(hào),從而降低電路系統(tǒng)中所存在的功耗。最后將硬件驅(qū)動(dòng)電路與門控時(shí)鐘技術(shù)相結(jié)合,設(shè)計(jì)了一個(gè)基于FPGA的低功耗串口通信驅(qū)動(dòng)電路,通過消除驅(qū)動(dòng)... 

【文章來源】：淮北師范大學(xué)安徽省

【文章頁數(shù)】：58 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

功耗的分類

.2 靜態(tài)功耗的電路示意圖.1）表示為：static digital pad anologP P P P模電部分中所存在的功耗，管腳非運(yùn)行時(shí)的靜態(tài)功耗[3 電路中的邏輯門在電路工作制作工藝等方面的問題會(huì)造體管中的溫度與尺寸等電路同：當(dāng)泄露溫度升高時(shí)，泄尺寸的減小而不斷的增加。泄漏電流和二極管中反偏 減小，可能會(huì)導(dǎo)致其他的漏成的，它是由于閾值電壓高[32]

2.4 短路功耗的電路示意圖可以用（2.2）表示為2dynamic switch short P P P ACV 平均翻轉(zhuǎn)比例，即跳變因子，時(shí)開關(guān)的頻率， 為電平信程中的供電電壓、減少開關(guān)地降低動(dòng)態(tài)功耗。的是一個(gè)比較復(fù)雜的操作，必低功耗優(yōu)化技術(shù)和不同的設(shè)的目的[35]。下面介紹一些低面積和性能，運(yùn)用流水化、分


本文編號(hào)：2903235