便攜式設(shè)備已成為人們?nèi)粘Ｉ钪胁豢扇鄙俚牟糠?為了得到更好的用戶體驗(yàn),需要電源管理芯片對(duì)設(shè)備各個(gè)功能模塊用電進(jìn)行優(yōu)化處理,確保設(shè)備能夠長(zhǎng)時(shí)間穩(wěn)定的工作。為了優(yōu)化電源管理芯片的轉(zhuǎn)換效率和過流保護(hù)功能,需要精確采集電流信息。隨著集成電路制造工藝的最小特征尺寸不斷減小,核心模塊供電(Vcore)所需的電壓低、電流大。在大電流的條件下傳統(tǒng)的電阻檢測(cè)不能有效的檢測(cè)電流信息,因此必須采用無損電流檢測(cè)技術(shù)。本文基于無損電流檢測(cè)技術(shù),從經(jīng)濟(jì)實(shí)用和電流應(yīng)用的角度出發(fā),設(shè)計(jì)出一種新穎的精確電流檢測(cè)電路,該電路能夠同時(shí)準(zhǔn)確地檢測(cè)出電感電流的瞬時(shí)值和平均值,提高了檢測(cè)效率。該電路主體由高精度低速電流檢測(cè)、快速電流檢測(cè)和反饋校準(zhǔn)電路三部分組成。其中高精度低速電流檢測(cè)電路檢測(cè)電流的平均值,并通過反饋校準(zhǔn)電路去校準(zhǔn)快速電流檢測(cè)電路,從而精確檢測(cè)出電流的瞬時(shí)值。還包括修調(diào)和負(fù)電流產(chǎn)生電路,用于修調(diào)高精度低速電流檢測(cè)電路因工藝偏差引起的失調(diào)電壓和解決電流倒灌問題。由于修調(diào)電路需要穩(wěn)定電壓作為參考電壓以及電流檢測(cè)電路需要偏置電流,為了得到穩(wěn)定的參考電壓和偏置電流,本文還對(duì)帶隙基準(zhǔn)電路和參考電壓偏置網(wǎng)絡(luò)進(jìn)行分析和設(shè)計(jì),提供修調(diào)所需的參考電壓和偏置電流。所有電路都通過Cadence Spectre仿真驗(yàn)證,為了驗(yàn)證修調(diào)電路的修調(diào)效果,本文還采用Verilog-A語言設(shè)計(jì)了模數(shù)轉(zhuǎn)換接口,有效地縮短仿真的時(shí)間,仿真結(jié)果均滿足設(shè)計(jì)指標(biāo)要求。本論文所設(shè)計(jì)的電路采用TSMC 180nm 1P3M GEN2工藝完成了版圖設(shè)計(jì),并通過了 LVS和DRC驗(yàn)證。
【學(xué)位單位】：西安科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2018
【中圖分類】：TN86;TN402
【部分圖文】：

西安科技大學(xué)碩士學(xué)位論文波。在對(duì)噪聲敏感的模塊一般會(huì)選用下開關(guān)變換器的效率大于 80%，為了器以達(dá)到 95%的轉(zhuǎn)換效率。電流檢測(cè)源管理系統(tǒng)的穩(wěn)定性以及瞬態(tài)響應(yīng)速電路，盡可能避免系統(tǒng)發(fā)生過流狀況息可以用于電流模控制，尤其是在多提高，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體容納的器件越多，集成度越高，芯片小，當(dāng)前 CPU 的核心電壓已經(jīng)低于 ，Intel 公司 CPU 電壓與電流關(guān)系[6]。C PU 電壓電流

(b) 各種 corner圖 4.1 BG 的溫度特性曲線芯片在制作過程中存在差異，為了表述這種差異將器件分為 TT、FF型，在仿真時(shí)分別對(duì)不同類型的器件進(jìn)行工藝角、電壓和溫度掃描（電源電壓 AVCC=2.8V 和 5.5V，MOSFET 的工藝角為 FF、SS、FS和三極管的工藝角為 FF 和 SS，共 48 種組合得到如圖 4-1（b）所示在各種 PVT 的組合下 Vdiff_max=5mV,由等式（4-1）可得由于 PVT系數(shù) TCPVT=16.7 �？宸抡娣从沉穗娐分械钠骷谥谱鬟^程中的失配特性，由于集成電于光刻、離子注入等工藝制造將導(dǎo)致具有相同寬度和長(zhǎng)度的器件，分的偏差。圖 4.2 所示為隨機(jī)誤差引起的基準(zhǔn)電壓的變化。

(b) 各種 corner圖 4.1 BG 的溫度特性曲線芯片在制作過程中存在差異，為了表述這種差異將器件分為 TT、FF、型，在仿真時(shí)分別對(duì)不同類型的器件進(jìn)行工藝角、電壓和溫度掃描（電源電壓 AVCC=2.8V 和 5.5V，MOSFET 的工藝角為 FF、SS、FS 和和三極管的工藝角為 FF 和 SS，共 48 種組合得到如圖 4-1（b）所示在各種 PVT 的組合下 Vdiff_max=5mV,由等式（4-1）可得由于 PVT 系數(shù) TCPVT=16.7 �？宸抡娣从沉穗娐分械钠骷谥谱鬟^程中的失配特性，由于集成電于光刻、離子注入等工藝制造將導(dǎo)致具有相同寬度和長(zhǎng)度的器件，分的偏差。圖 4.2 所示為隨機(jī)誤差引起的基準(zhǔn)電壓的變化。
【參考文獻(xiàn)】

相關(guān)博士學(xué)位論文 前1條

1 余國(guó)義;低壓低功耗CMOS基準(zhǔn)參考源的設(shè)計(jì)[D];華中科技大學(xué);2006年

相關(guān)碩士學(xué)位論文 前2條

1 陳掌;基于BCD工藝的AC/DC電源管理芯片設(shè)計(jì)[D];西安科技大學(xué);2010年

2 李永紅;電源芯片中CMOS帶隙基準(zhǔn)源與微調(diào)的設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2005年

本文編號(hào)：2883638