光片上網絡波長分配策略研究
發(fā)布時間:2020-11-11 14:59
隨著半導體工藝技術的發(fā)展,單一芯片上已經能夠集成數量眾多的IP核。當集成規(guī)模持續(xù)增大時,IP核之間如何高效通信成為了芯片設計過程中面臨的主要問題。針對該問題,研究者們設計出片上網絡(Network on Chip,NoC),使IP核通過網絡相互連接。然而隨著需求的不斷提升,集成到同一芯片上的IP核數量不斷增長,電片上網絡的能耗、時延和串擾等問題成為了限制芯片性能提升的主要瓶頸。硅光子技術的發(fā)展及各種CMOS工藝兼容的集成光器件的出現,使得完整的光電網絡能夠集成在單一芯片中。相比于電網絡,光網絡在時延、帶寬、能耗方面都具有優(yōu)勢,能夠有效解決當前電片上網絡的性能瓶頸。因此,研究者的目光也從傳統(tǒng)片上網絡轉向光片上網絡(Optical Network on Chip,ONoC)。三維光片上網絡與二維結構相比,芯片內部的物理連線縮短,可以實現更高的封裝密度和更小的面積。本文首先針對基于光電路交換的三維光片上網絡中使用單一波長通信時競爭嚴重的問題,提出一種基于Mesh拓撲的三維光片上網絡3D MWONoC,其中使用基于源節(jié)點的波長分配方法以緩解網絡中的競爭,并為該網絡設計了支持多波長通信的七端口無阻塞光路由器,同時介紹了網絡的通信過程。仿真結果表明,所設計的光路由器平均損耗相比現有三維光片上網絡中使用的光路由器有所降低,且時延和吞吐性能比現有三維光片上網絡有大幅提升。本文還針對基于光電路交換的二維光片上網絡中使用單一波長通信時存在競爭嚴重的問題,提出了LUNA架構,并具體介紹了其網絡組成、通信過程、波長分配及調度算法。該架構充分利用電傳輸和光傳輸的特性,對于局部流量使用電互連通信,而全局流量使用光互連通信,降低設計復雜度,并使得網絡易于擴展,同時使得網絡資源能夠得到共享。架構中提出的波長分配算法不但能重用波長,還解決了競爭問題,并將資源優(yōu)先分配給流量較大的節(jié)點,以提升網絡的性能。最后,我們對LUNA和現有使用波長分配方法的光片上網絡在開銷方面進行了對比,并與基于簇的光片上網絡進行了時延、吞吐等性能的對比和分析。結果表明,LUNA的資源使用數目更少,并能夠擴展至更大的規(guī)模。且LUNA的時延飽和點更高,飽和吞吐量更高。
【學位單位】:西安電子科技大學
【學位級別】:碩士
【學位年份】:2018
【中圖分類】:TN47
【部分圖文】:
數據的比特率無關。(a) Tile-GX72 處理器 (b)Xeon Phi7290 處理器圖1.1 商用多核處理器1.2 光片上網絡的研究現狀1.2.1 光片上網絡的理論研究隨著硅基光器件的技術不斷進步及與商用 CMOS 制造流程的兼容性提升,光片上互連展示了實現高性能和高能效的潛力。國際半導體技術藍圖預測認為光互連是未來系統(tǒng)互連的重要發(fā)展趨勢。因此,光片上網絡近年來在國內外學術界得到普遍關注,研究人員從拓撲及路由器設計和通信策略等方面對光片上網絡進行研究,實現片上互連性能的進一步提升。在光片上網絡拓撲及路由器設計方面,為了減少光片上網絡的插入損耗,Lei
該設計的出現徹底改變了現有處理芯片體系架構,對于實現下一代芯片系統(tǒng)具有重要意義,也標志著芯片級光電系統(tǒng)的開始。圖1.2 片上光電混合系統(tǒng)原型此外,美國麻省理工學院的研究組利用與晶體管共同制造的氧化硅上的沉積多晶硅,將光子引入硅互補金屬氧化物半導體芯片,并使用這種單一沉積層集成光波導、諧振器、光調制器和光電探測器[75]。該研究組將此平臺與一個 300 毫米直徑晶圓內的65 納米晶體管 CMOS 工藝技術集成在一起,并在此平臺上集成了每秒可處理十千兆比特且排列在波分復用光總線上的高速光收發(fā)器,以滿足數據中心及高性能計算中對高帶寬光互連的需求。通過分離光器件與晶體管,這種集成方法可以解決多芯片的問題,且具有片上系統(tǒng)的高性能、可擴展性等特點。市場上已經有尺寸小于十納米的晶體管了,因此隨著新的納米技術的出現,這種方法可以提供一種將光子學與先進的納米電子學相結合的方法。1.3 本文的研究重點光片上網絡的出現能夠提供低時延、高帶寬、低功耗和低電磁干擾的通信。但由于目前光緩存技術不夠成熟
[63]。圖2.1 使用氮化硅波導的光片上網絡架構致力于平面光波導及其應用方面研究的加州大學圣芭芭拉分校(UCSB,Universityof California, Santa Barbara)的電子與計算機工程學院的光通信與光網絡研究實驗室通過實驗驗證了波導性能與波導所采用材料之間的關系。例如,硅基 SiO2的平面波導在 1580 毫米波長傳輸時,傳播損耗為 0.045 dB/m。此外,通過實驗對比,研究者們發(fā)現,若結合熱氧化方法對光波導內部進行雜質吸收,能夠進一步減小傳播損耗。光波導按傳輸模式可分為單模光波導和多模光波導。單模光波導是一直以來的重點研究領域,然而隨著片上網絡對傳輸速率,信道數量等方面要求的不斷提升,傳統(tǒng)基于單模的 WDM 以無法滿足日益增長的性能需求,多模光波導以及基于多模光波導的模分復用技術愈發(fā)受到研究者們的關注。區(qū)別于傳統(tǒng)需要多個獨立激光源運行和校準的單模 WDM 技術
【參考文獻】
本文編號:2879342
【學位單位】:西安電子科技大學
【學位級別】:碩士
【學位年份】:2018
【中圖分類】:TN47
【部分圖文】:
數據的比特率無關。(a) Tile-GX72 處理器 (b)Xeon Phi7290 處理器圖1.1 商用多核處理器1.2 光片上網絡的研究現狀1.2.1 光片上網絡的理論研究隨著硅基光器件的技術不斷進步及與商用 CMOS 制造流程的兼容性提升,光片上互連展示了實現高性能和高能效的潛力。國際半導體技術藍圖預測認為光互連是未來系統(tǒng)互連的重要發(fā)展趨勢。因此,光片上網絡近年來在國內外學術界得到普遍關注,研究人員從拓撲及路由器設計和通信策略等方面對光片上網絡進行研究,實現片上互連性能的進一步提升。在光片上網絡拓撲及路由器設計方面,為了減少光片上網絡的插入損耗,Lei
該設計的出現徹底改變了現有處理芯片體系架構,對于實現下一代芯片系統(tǒng)具有重要意義,也標志著芯片級光電系統(tǒng)的開始。圖1.2 片上光電混合系統(tǒng)原型此外,美國麻省理工學院的研究組利用與晶體管共同制造的氧化硅上的沉積多晶硅,將光子引入硅互補金屬氧化物半導體芯片,并使用這種單一沉積層集成光波導、諧振器、光調制器和光電探測器[75]。該研究組將此平臺與一個 300 毫米直徑晶圓內的65 納米晶體管 CMOS 工藝技術集成在一起,并在此平臺上集成了每秒可處理十千兆比特且排列在波分復用光總線上的高速光收發(fā)器,以滿足數據中心及高性能計算中對高帶寬光互連的需求。通過分離光器件與晶體管,這種集成方法可以解決多芯片的問題,且具有片上系統(tǒng)的高性能、可擴展性等特點。市場上已經有尺寸小于十納米的晶體管了,因此隨著新的納米技術的出現,這種方法可以提供一種將光子學與先進的納米電子學相結合的方法。1.3 本文的研究重點光片上網絡的出現能夠提供低時延、高帶寬、低功耗和低電磁干擾的通信。但由于目前光緩存技術不夠成熟
[63]。圖2.1 使用氮化硅波導的光片上網絡架構致力于平面光波導及其應用方面研究的加州大學圣芭芭拉分校(UCSB,Universityof California, Santa Barbara)的電子與計算機工程學院的光通信與光網絡研究實驗室通過實驗驗證了波導性能與波導所采用材料之間的關系。例如,硅基 SiO2的平面波導在 1580 毫米波長傳輸時,傳播損耗為 0.045 dB/m。此外,通過實驗對比,研究者們發(fā)現,若結合熱氧化方法對光波導內部進行雜質吸收,能夠進一步減小傳播損耗。光波導按傳輸模式可分為單模光波導和多模光波導。單模光波導是一直以來的重點研究領域,然而隨著片上網絡對傳輸速率,信道數量等方面要求的不斷提升,傳統(tǒng)基于單模的 WDM 以無法滿足日益增長的性能需求,多模光波導以及基于多模光波導的模分復用技術愈發(fā)受到研究者們的關注。區(qū)別于傳統(tǒng)需要多個獨立激光源運行和校準的單模 WDM 技術
【參考文獻】
相關碩士學位論文 前1條
1 陳可;高性能可擴展光片上網絡結構設計[D];西安電子科技大學;2014年
本文編號:2879342
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/2879342.html