隨著電子技術(shù)與數(shù)字電路的發(fā)展,數(shù)字電路的速率不斷提高,電子產(chǎn)品的功能集成度越來越高,印制電路板(PCB)設(shè)計的復(fù)雜度增加,使用傳統(tǒng)設(shè)計方法很難設(shè)計出信號質(zhì)量達標(biāo)的電路板。當(dāng)前高速電路板設(shè)計者對信號完整性的分析和仿真不足,對實際設(shè)計方法研究較少。本文提出一種分組交叉點法,能夠快速合理確定層疊數(shù),指導(dǎo)布局和布線,縮短設(shè)計時間,提高首次打樣板成功率,配合信號完整性分析和仿真,改善高速信號質(zhì)量。高速電路板設(shè)計相對于低速電路板設(shè)計會產(chǎn)生更多的問題。保證數(shù)字信號在印刷電路板中正確傳輸,減少高速數(shù)字電路PCB設(shè)計中由于信號完整性產(chǎn)生的問題,已經(jīng)成為PCB設(shè)計中的主要工作。反射、振鈴、延時、串?dāng)_、EMI等信號完整性問題若不能在設(shè)計前充分分析,可能導(dǎo)致傳輸線信號質(zhì)量差,甚至導(dǎo)致整個電路板設(shè)計失敗。高速電路系統(tǒng)越來越復(fù)雜,設(shè)計研發(fā)周期增加,設(shè)計成本增加。綜合運用信號完整性設(shè)計方法,可較好的改善信號質(zhì)量,縮短研發(fā)周期,降低研發(fā)成本。本文深入分析工程設(shè)計中信號完整性問題,對傳輸線模型、傳輸線特性參數(shù)、微帶線結(jié)構(gòu)、帶狀線結(jié)構(gòu)等深入分析,控制可控因素減低反射和串?dāng)_的影響,提出了分組交叉點設(shè)計方法,設(shè)計一款8層高速電路板。本文選取合適的仿真工具,對阻抗、耦合、DDR波形、電源與EMI進行仿真測試,信號質(zhì)量達到預(yù)期要求。關(guān)鍵信號傳輸線阻抗誤差控制在10%以內(nèi),絕大多數(shù)傳輸線相互之間的耦合系數(shù)控制在5%以內(nèi),DDR信號線仿真波形符合DDR2(AC250/DC125)電平標(biāo)準(zhǔn)要求,直流電源平面壓降小于5%,單組信號線輻射騷擾3m遠場仿真測試值小于GB9254-2008《信息技術(shù)設(shè)備的無線電騷擾限值和測量方法》要求的最大輻射值。
【學(xué)位單位】：重慶郵電大學(xué)
【學(xué)位級別】：碩士
【學(xué)位年份】：2018
【中圖分類】：TN41
【部分圖文】：

模型建立指傳播電磁波信號的導(dǎo)體線，其理論模型就是一段導(dǎo)個電子元器件或芯片，電磁波信號在導(dǎo)體中傳輸，信號上傳輸線有多種形式，例如 PCB 上的走線，接插件中雙絞線等一些導(dǎo)體，它們都能夠傳播電磁信號。在傳輸一條是“信號路徑”，一條是“參考路徑”，有些地方路徑”[15]，如圖 2.1 所示。

分析需要時刻考慮動態(tài)分析，在信號傳輸?shù)囊粋�微小電流變化，考慮傳輸線周圍的介質(zhì)和傳輸線結(jié)構(gòu)帶來輸線模型存在分布電容與分布電感[16]，信號沿信號路除了自身的導(dǎo)體電阻外，還會感受到一個小電容和小微小區(qū)段，每一個小的區(qū)段可以用一個更小的電感和電感電容級聯(lián)起來，形成傳輸線基本模型，如圖 2

和 是隨 n 變化的量。發(fā)現(xiàn)周期信一個固定的數(shù)值，諧波分量有二次分量和直流分量全部疊加在一起，電平的上升時間與下降時間，數(shù)字理想波形為圖 2.3 所示，信號平穩(wěn)時間，低電平信號能夠維持在 VIL(m下降沿不產(chǎn)生反向突變與階梯。
【參考文獻】

相關(guān)期刊論文 前10條

1 朱鄭喆;吳明贊;江蒙南;周勇;吳瓊;;基于Allegro PCB SI的DSP最小系統(tǒng)板信號完整性仿真分析[J];科技創(chuàng)新導(dǎo)報;2015年24期

2 經(jīng)緯;;PCB板級雙絞互連結(jié)構(gòu)減小感性和容性串?dāng)_噪聲[J];印制電路信息;2007年10期

3 孫加興,葉青,周玉梅,葉甜春;互連線間容性串?dāng)_對延遲的影響[J];固體電子學(xué)研究與進展;2005年03期

4 孫宇貞;高速電路的信號完整性分析[J];電子技術(shù)應(yīng)用;2005年03期

5 劉正青;高速PCB設(shè)計中的串?dāng)_分析與控制研究[J];湖南工程學(xué)院學(xué)報(自然科學(xué)版);2004年04期

6 方國華,劉光斌,余志勇;基于IBIS模型的信號完整性仿真分析[J];電子產(chǎn)品可靠性與環(huán)境試驗;2004年06期

7 黃德勇,張揚,楊云志;高速電路設(shè)計中的信號完整性研究[J];電訊技術(shù);2004年02期

8 張海濤,趙亦工;高速PCB的疊層設(shè)計[J];電子工藝技術(shù);2003年06期

9 李勇明,曾孝平;高頻PCB設(shè)計中出現(xiàn)的干擾分析及對策[J];電子工藝技術(shù);2003年01期

10 李莉,李衛(wèi)兵,王學(xué)剛,張謙;二平行傳輸線間的串?dāng)_分析[J];電波科學(xué)學(xué)報;2001年02期

相關(guān)碩士學(xué)位論文 前4條

1 朱亞地;高速PCB信號反射及串?dāng)_仿真分析[D];西安電子科技大學(xué);2012年

2 張鵬飛;高速PCB信號完整性設(shè)計與分析[D];內(nèi)蒙古大學(xué);2010年

3 喬洪;高速PCB信號完整性分析及應(yīng)用[D];西南交通大學(xué);2006年

4 周傳璘;高速數(shù)字電路設(shè)計中信號完整性分析與研究[D];武漢理工大學(xué);2005年

本文編號：2875954