高速實(shí)時(shí)測(cè)量粒子徑跡的ASIC芯片設(shè)計(jì)
發(fā)布時(shí)間:2020-11-03 10:08
近年來(lái),核物理和粒子物理的實(shí)驗(yàn)方法被廣泛應(yīng)用。在實(shí)驗(yàn)中多采用電子學(xué)的信號(hào)處理方法,實(shí)現(xiàn)對(duì)探測(cè)器輸出信號(hào)的能量信息、位置信息和時(shí)間信息的測(cè)量與分析。微通道板(MCP)是一種大面陣、高空間分辨的多通道電子倍增探測(cè)器,可用于束流剖面的測(cè)試,實(shí)現(xiàn)束流的在線監(jiān)視;也可用作徑跡探測(cè)器,測(cè)量粒子的運(yùn)動(dòng)徑跡及精確的時(shí)間信息。為了提高位置分辨率,探測(cè)器的讀出條不斷增加,對(duì)電子學(xué)系統(tǒng)提出了高速、低噪聲、高集成度、低功耗等的要求。為了更快地實(shí)時(shí)讀出探測(cè)粒子的徑跡信息,因此需要更高計(jì)數(shù)率的讀出系統(tǒng)。本設(shè)計(jì)基于以上需求,同時(shí)結(jié)合現(xiàn)有的理論基礎(chǔ),設(shè)計(jì)了一款用于微通道板探測(cè)器及氣體探測(cè)器的ASIC芯片。利用該ASIC芯片、結(jié)合已研制的前放芯片和基于FPGA的計(jì)數(shù)器可高速實(shí)時(shí)地測(cè)量粒子入射到探測(cè)器的位置信息,從而實(shí)現(xiàn)束流剖面的測(cè)試和束流位置的實(shí)時(shí)監(jiān)測(cè)。芯片單通道包括極零相消電路、低通濾波成形電路、甄別電路及脈沖整形電路等部分。芯片設(shè)計(jì)性能包括:四通道集成;動(dòng)態(tài)范圍0.004V到0.5V;在動(dòng)態(tài)范圍內(nèi),整體芯片的線性度優(yōu)于0.6%;芯片的整體動(dòng)態(tài)功耗28mW;計(jì)數(shù)率為1MCPS。芯片設(shè)計(jì)采用0.18μm的CMOS工藝,經(jīng)過(guò)對(duì)原理圖工藝角、蒙特卡洛的仿真以及對(duì)芯片版圖的后仿分析,結(jié)果表明線性度好于0.5%,其他各項(xiàng)指標(biāo)均滿足預(yù)期要求。
【學(xué)位單位】:中國(guó)科學(xué)院大學(xué)(中國(guó)科學(xué)院近代物理研究所)
【學(xué)位級(jí)別】:碩士
【學(xué)位年份】:2018
【中圖分類】:TN402
【部分圖文】:
芯片結(jié)構(gòu)如圖2.5 所示。芯片動(dòng)態(tài)范圍較大,從 17fC 到 70fC。具有 10、16、20 及 40mV/fC 四檔增益,每個(gè)像素功耗較低為 190μW,前置運(yùn)算放大器等效噪聲為 250 個(gè)電子伏特,但是芯片非線性度較高[8]。2006 年,歐洲核子研究中心 CERN 的 COMPASS實(shí)驗(yàn)中,為 Bulk MicroMegas 的前端讀出電路設(shè)計(jì)了一款 SFE16 芯片。為滿足探測(cè)器 14000 路電子學(xué)通道的信息讀出,傳統(tǒng)的分立元件沒(méi)法實(shí)現(xiàn),因此設(shè)計(jì)了該款芯片。SFE16 芯片包含 16 個(gè)通道
達(dá)峰時(shí)間 50ns 下不同輸入對(duì)應(yīng)的輸出波形及線性擬合分utput waveforms and linear fitting analysis results of diffepeak time of 50ns片靈敏度測(cè)試分析圖,以此來(lái)觀測(cè)本芯片最小能處理閾值電壓高于基線電平 5mV 的特定條件下,對(duì)輸入靈敏度為 0.78fC,轉(zhuǎn)換增益為 4mV/fC,即芯片可以足本設(shè)計(jì)的預(yù)期指標(biāo)。
第 3 章 粒子徑跡探測(cè) ASIC 芯片的設(shè)計(jì)原理到芯片可以接受的成品率。設(shè)計(jì)中對(duì)快工藝角(FF)、慢工藝角(SS工藝角(TT)分別進(jìn)行了工藝角仿真以保證成品率,得出積分非線性 0.25%、0.18%、0.073%,符合誤差要求。增益誤差分別為 2.24、2.27、可以通過(guò)后期標(biāo)定消除增益誤差。
【參考文獻(xiàn)】
本文編號(hào):2868440
【學(xué)位單位】:中國(guó)科學(xué)院大學(xué)(中國(guó)科學(xué)院近代物理研究所)
【學(xué)位級(jí)別】:碩士
【學(xué)位年份】:2018
【中圖分類】:TN402
【部分圖文】:
芯片結(jié)構(gòu)如圖2.5 所示。芯片動(dòng)態(tài)范圍較大,從 17fC 到 70fC。具有 10、16、20 及 40mV/fC 四檔增益,每個(gè)像素功耗較低為 190μW,前置運(yùn)算放大器等效噪聲為 250 個(gè)電子伏特,但是芯片非線性度較高[8]。2006 年,歐洲核子研究中心 CERN 的 COMPASS實(shí)驗(yàn)中,為 Bulk MicroMegas 的前端讀出電路設(shè)計(jì)了一款 SFE16 芯片。為滿足探測(cè)器 14000 路電子學(xué)通道的信息讀出,傳統(tǒng)的分立元件沒(méi)法實(shí)現(xiàn),因此設(shè)計(jì)了該款芯片。SFE16 芯片包含 16 個(gè)通道
達(dá)峰時(shí)間 50ns 下不同輸入對(duì)應(yīng)的輸出波形及線性擬合分utput waveforms and linear fitting analysis results of diffepeak time of 50ns片靈敏度測(cè)試分析圖,以此來(lái)觀測(cè)本芯片最小能處理閾值電壓高于基線電平 5mV 的特定條件下,對(duì)輸入靈敏度為 0.78fC,轉(zhuǎn)換增益為 4mV/fC,即芯片可以足本設(shè)計(jì)的預(yù)期指標(biāo)。
第 3 章 粒子徑跡探測(cè) ASIC 芯片的設(shè)計(jì)原理到芯片可以接受的成品率。設(shè)計(jì)中對(duì)快工藝角(FF)、慢工藝角(SS工藝角(TT)分別進(jìn)行了工藝角仿真以保證成品率,得出積分非線性 0.25%、0.18%、0.073%,符合誤差要求。增益誤差分別為 2.24、2.27、可以通過(guò)后期標(biāo)定消除增益誤差。
【參考文獻(xiàn)】
相關(guān)期刊論文 前3條
1 鄧紅輝;汪江;周福祥;;一種基于65 nm CMOS工藝的10位10 MS/s SAR ADC[J];微電子學(xué);2017年03期
2 蒲天磊;千奕;蘇弘;王曉輝;;PPAC探測(cè)器的多通道濾波成形芯片設(shè)計(jì)[J];核電子學(xué)與探測(cè)技術(shù);2015年11期
3 蘇弘,周波,李小剛,馬曉莉;一種小型成形放大與峰保持電路[J];核電子學(xué)與探測(cè)技術(shù);2004年06期
相關(guān)碩士學(xué)位論文 前1條
1 潘建華;微通道板擴(kuò)口工藝及圖像檢測(cè)技術(shù)研究[D];南京理工大學(xué);2004年
本文編號(hào):2868440
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/2868440.html
最近更新
教材專著