傳感器讀出芯片用來將傳感器輸出的微弱模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),被廣泛應(yīng)用于工業(yè)控制、儀器儀表、微處理器輔助接口等領(lǐng)域。本論文研究并設(shè)計(jì)了一款適用于超低頻信號(hào)測量的低噪聲低功耗傳感器讀出芯片,包括低噪聲儀表放大器和模數(shù)轉(zhuǎn)換器(ADC)兩部分,設(shè)計(jì)重點(diǎn)難點(diǎn)在于對(duì)低頻噪聲的處理。本論文從傳感器讀出芯片的原理、架構(gòu)、噪聲和電路幾個(gè)方面出發(fā),對(duì)低噪聲傳感器讀出芯片進(jìn)行了深入研究。論文的主要工作概括如下:(1)基于雙采樣技術(shù),提出了一種新的將儀表放大器嵌入到Σ-Δ調(diào)制器的開關(guān)電容積分器中的電路設(shè)計(jì)方案,降低了前端儀表放大器低頻1/f噪聲的同時(shí),簡化了電路結(jié)構(gòu),儀表放大器的輸出端無需外接片外電容,減少了芯片的引腳個(gè)數(shù)和應(yīng)用成本。(2)對(duì)傳感器讀出芯片中Σ-ΔADC的系統(tǒng)設(shè)計(jì)進(jìn)行了研究,總結(jié)性地給出了低頻窄帶Σ-Δ調(diào)制器的系統(tǒng)設(shè)計(jì)流程,包括調(diào)制器系統(tǒng)架構(gòu)的選取、噪聲傳遞函數(shù)的設(shè)計(jì)和環(huán)路系數(shù)優(yōu)化方法。采用該流程,能夠得到功耗、噪聲優(yōu)化的低頻窄帶Σ-ΔADC系統(tǒng)。(3)深入分析了CMOS電路的噪聲,對(duì)儀表放大器的窄帶噪聲進(jìn)行了優(yōu)化設(shè)計(jì),并且采用相關(guān)雙采樣技術(shù),降低了Σ-Δ調(diào)制器中第一級(jí)積分器的1/f噪聲。(4)對(duì)Σ-ΔADC中的數(shù)字抽取濾波器進(jìn)行了研究設(shè)計(jì),使用verilog-HDL描述、自動(dòng)綜合、布局布線生成,可實(shí)現(xiàn)10/80Hz兩種數(shù)據(jù)速率的切換,數(shù)據(jù)速率為10Hz時(shí),能實(shí)現(xiàn)對(duì)50Hz和60Hz工頻噪聲的抑制。(5)采用UMC 0.11μm CMOS工藝進(jìn)行電路設(shè)計(jì),將芯片的電源電壓從目前商用產(chǎn)品的2.7~5.5V拓寬至1.7~5.5V,擴(kuò)大了芯片的應(yīng)用場合,并降低了芯片的功耗。同時(shí),完成了整體芯片的電路及版圖設(shè)計(jì),并提取寄生參數(shù)進(jìn)行了后仿真驗(yàn)證。采用UMC 0.11μm 2P6M CMOS工藝進(jìn)行了電路及版圖設(shè)計(jì),包含IO Pad的芯片總面積為1.6×1.4mm~2。芯片供電電壓1.7~5.5V,內(nèi)含LDO電路,除LDO外的其它電路工作在LDO提供的1.5V電壓下,整個(gè)芯片消耗的電流為2.3mA,功耗小于3.8mW。后仿真結(jié)果表明,芯片輸入端等效噪聲為12nV/Hz~(1/2),在10Hz數(shù)據(jù)速率下,有效位數(shù)達(dá)到了18.7-bits,滿足了預(yù)定的設(shè)計(jì)目標(biāo)。
【學(xué)位單位】：華僑大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2018
【中圖分類】：TP212;TN402
【部分圖文】：

圖 2.1 傳感器讀出芯片的典型應(yīng)用場景出信號(hào)頻率較低，一般在直流到幾 KHz 之間，且輸出電至 μV 量級(jí)，例如常見的熱敏電阻橋傳感器、霍爾傳感器的 ADC 不能直接處理如此微弱的信號(hào)，在這之前，需要號(hào)經(jīng)低噪聲放大器放大到 ADC 的滿量程范圍內(nèi)再進(jìn)行模大器被稱為儀表放大器，其特點(diǎn)為具有非常低的輸入噪性能指標(biāo)隨溫度等環(huán)境因素漂移很小，尤其適用于儀器，并因此得名。單片集成了儀表放大器和 ADC 的芯片即.2 給出了傳感器讀出芯片的內(nèi)部框架圖。

圖 2.1 傳感器讀出芯片的典型應(yīng)用場景信號(hào)頻率較低，一般在直流到幾 KHz 之間，且輸出 μV 量級(jí)，例如常見的熱敏電阻橋傳感器、霍爾傳感 ADC 不能直接處理如此微弱的信號(hào)，在這之前，需經(jīng)低噪聲放大器放大到 ADC 的滿量程范圍內(nèi)再進(jìn)行大器被稱為儀表放大器，其特點(diǎn)為具有非常低的輸入性能指標(biāo)隨溫度等環(huán)境因素漂移很小，尤其適用于儀并因此得名。單片集成了儀表放大器和 ADC 的芯片 給出了傳感器讀出芯片的內(nèi)部框架圖。

第一級(jí)電路也需要仔細(xì)匹配，需要在版圖設(shè)計(jì)，三運(yùn)放儀表放大器采用了兩級(jí)高增益運(yùn)算放大輸入阻抗和較好的線性度，缺點(diǎn)為功耗較高。同增益為 1，輸入端共模信號(hào)變化會(huì)直接傳遞到第一還要疊加上放大后的差模信號(hào)，為了不使第二級(jí)共模輸入范圍通常很小。此外，受限于第二級(jí)反 很難做高。三運(yùn)放儀表放大器的輸出是相對(duì)于參考電壓 Vref的用場合，三運(yùn)放儀表放大器的第二級(jí)可以更改為級(jí)去掉，僅保留第一級(jí)，也就構(gòu)成了“兩運(yùn)放”電路，其 CMRR 不再受第二級(jí)反饋電阻匹配精度構(gòu)高輸入阻抗和高線性度的優(yōu)點(diǎn)，并且由于去掉降低。饋型儀表放大器
【參考文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前8條

1 李欣序;基于CMOS工藝的高性能儀表放大器設(shè)計(jì)[D];吉林大學(xué);2017年

2 蘇寧寧;霍爾傳感器讀出電路的低噪聲運(yùn)算放大器設(shè)計(jì)[D];北方工業(yè)大學(xué);2017年

3 王寶續(xù);應(yīng)用于圖像傳感器的雙斜坡模數(shù)轉(zhuǎn)換器的設(shè)計(jì)[D];吉林大學(xué);2014年

4 黃婷;應(yīng)用于生物傳感器的低功耗增量式ADC的研究與設(shè)計(jì)[D];中國科學(xué)技術(shù)大學(xué);2014年

5 范銳;用于植入式神經(jīng)信號(hào)記錄的低噪聲低功耗高精度儀表放大器的研究與設(shè)計(jì)[D];浙江大學(xué);2012年

6 劉召輝;低噪聲專用儀表放大器的設(shè)計(jì)[D];浙江大學(xué);2008年

7 章建欽;24位∑-△A/D轉(zhuǎn)換器中抽取濾波器的設(shè)計(jì)和實(shí)現(xiàn)[D];廈門大學(xué);2008年

8 蔡友;Sigma-Delta ADC中抽取濾波器的研究與實(shí)現(xiàn)[D];浙江大學(xué);2007年

本文編號(hào)：2866743