發(fā)布時(shí)間：2020-10-18 02:45

　　 隨著集成電路制造工藝的不斷進(jìn)步,使得SoC技術(shù)逐漸被越來(lái)越多的人所關(guān)注,同時(shí)SoC技術(shù)的發(fā)展也為雷達(dá)信號(hào)處理領(lǐng)域的工程化帶來(lái)了新的機(jī)遇和挑戰(zhàn)。本文以基于MPSoC的彈載雷達(dá)信號(hào)處理機(jī)系統(tǒng)設(shè)計(jì)與開發(fā)為主要研究?jī)?nèi)容,結(jié)合Xilinx公司第二代全可編程Zynq UltraScale+MPSoC系列芯片的性能優(yōu)勢(shì),提出了雷達(dá)信號(hào)處理機(jī)硬件平臺(tái)的單芯片架構(gòu)設(shè)計(jì)方案,保證了信號(hào)處理機(jī)滿足小型化、低功耗和高可靠性的設(shè)計(jì)要求,同時(shí)實(shí)現(xiàn)了多種工作模式和發(fā)射波形參數(shù)下的復(fù)雜MPSoC信號(hào)處理設(shè)計(jì),并完成了對(duì)該系統(tǒng)整機(jī)的全面測(cè)試與驗(yàn)證以及性能分析等工作。首先本文詳細(xì)介紹了Zynq UltraScale+MPSoC系列芯片的內(nèi)部資源,通過(guò)與目前主流的硬件平臺(tái)架構(gòu)進(jìn)行對(duì)比,根據(jù)系統(tǒng)對(duì)處理性能的需求選擇ZU9EG芯片作為核心處理器,并圍繞該芯片設(shè)計(jì)出單芯片架構(gòu)的硬件平臺(tái)。本硬件平臺(tái)具有片上資源豐富、可擴(kuò)展性強(qiáng)、高速接口種類多、穩(wěn)定性高和系統(tǒng)功耗低等特點(diǎn),同時(shí)通過(guò)外掛大量的存儲(chǔ)器芯片,以滿足該系統(tǒng)對(duì)大數(shù)據(jù)量和復(fù)雜算法的處理要求。其次詳細(xì)介紹了雷達(dá)信號(hào)處理機(jī)系統(tǒng)的總體設(shè)計(jì)以及算法實(shí)現(xiàn)過(guò)程。為了滿足復(fù)雜戰(zhàn)場(chǎng)環(huán)境下的探測(cè)任務(wù),本雷達(dá)信號(hào)處理機(jī)具有多種工作模式和發(fā)射波形,并且每種工作模式下的處理流程是不同的,實(shí)際工作過(guò)程中需要靈活的配置系統(tǒng)的工作狀態(tài)和參數(shù)。由于本系統(tǒng)是基于MPSoC進(jìn)行設(shè)計(jì),因此需要對(duì)系統(tǒng)各模塊進(jìn)行合理的軟硬件劃分,選擇合適的開發(fā)環(huán)境和設(shè)計(jì)流程才能發(fā)揮主控制器最佳的性能優(yōu)勢(shì)。同時(shí)為了保證雷達(dá)信號(hào)處理機(jī)的內(nèi)部以及與其他分系統(tǒng)能夠?qū)崿F(xiàn)穩(wěn)定、高速的通信,本系統(tǒng)在設(shè)計(jì)時(shí)根據(jù)不同處理階段的特點(diǎn)采用了多種通信協(xié)議,充分利用硬件平臺(tái)的資源優(yōu)勢(shì)以提高系統(tǒng)處理速度。本信號(hào)處理機(jī)系統(tǒng)涉及多種處理算法,論文中僅對(duì)可編程邏輯部分實(shí)現(xiàn)的算法進(jìn)行介紹,并將重點(diǎn)放在算法的硬件實(shí)現(xiàn)上。最后根據(jù)實(shí)際需求,通過(guò)搭建半實(shí)物仿真測(cè)試系統(tǒng)對(duì)本雷達(dá)信號(hào)處理機(jī)進(jìn)行了全面的測(cè)試。其中,制定的系統(tǒng)測(cè)試驗(yàn)證方案主要包括兩個(gè)方面,一方面對(duì)信號(hào)處理算法進(jìn)行了硬件功能驗(yàn)證,并與MATLAB理論仿真結(jié)果進(jìn)行對(duì)比,保證算法的處理性能滿足設(shè)計(jì)要求;另一方面對(duì)信號(hào)處理機(jī)整體流程的硬件實(shí)現(xiàn)結(jié)果進(jìn)行了驗(yàn)證,同時(shí)介紹了驗(yàn)證過(guò)程中涉及到的上位機(jī)軟件、回波模擬器和仿真參數(shù),通過(guò)對(duì)不同參數(shù)的檢測(cè)結(jié)果進(jìn)行分析,驗(yàn)證了系統(tǒng)功能的正確性。論文最后對(duì)基于MPSoC設(shè)計(jì)的信號(hào)處理機(jī)系統(tǒng)的資源占用、功耗和實(shí)時(shí)性進(jìn)行了總結(jié),體現(xiàn)出本系統(tǒng)設(shè)計(jì)的優(yōu)勢(shì)。
【學(xué)位單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2019
【中圖分類】：TN957.51;TN47
【部分圖文】：

1 引言信號(hào)處理機(jī)作為雷達(dá)導(dǎo)引頭的重要組成部分，對(duì)雷達(dá)的目標(biāo)檢測(cè)和識(shí)別等性決定性的作用。由于雷達(dá)導(dǎo)引頭處于導(dǎo)彈腔體內(nèi)的空間及其它條件的限制，使處理機(jī)在實(shí)際工作環(huán)境中的尺寸、可靠性、功耗和成本等方面都有較嚴(yán)格的要此信號(hào)處理機(jī)的硬件平臺(tái)在設(shè)計(jì)之初需要綜合考慮各種限制因素。本章詳細(xì)介紹了雷達(dá)信號(hào)處理機(jī)系統(tǒng)硬件平臺(tái)的主控制器資源、架構(gòu)方案對(duì)硬件模塊設(shè)計(jì)過(guò)程。由于本硬件平臺(tái)采用 Xilinx 公司 Zynq UltraScale+MPSoC 片作為主控制器，同時(shí)平臺(tái)具有豐富的外圍高速接口和存儲(chǔ)器資源，并在處理速輯資源量和功耗等方面較之前的硬件平臺(tái)都有顯著的提升和改善，所以通過(guò)結(jié)件平臺(tái)的優(yōu)勢(shì)可以實(shí)現(xiàn)功能更復(fù)雜、指標(biāo)更高的處理系統(tǒng)，滿足了現(xiàn)代雷達(dá)信機(jī)在復(fù)雜背景下的多種探測(cè)任務(wù)需求。2 Zynq UltraScale+MPSoC

核、圖形和視頻處理的 GPU、多種高速接口以及豐富的可編程邏輯 UltraScale+MPSoC 與前代 Zynq-7000 系列相比，系統(tǒng)整體性能提高了戶能夠根據(jù)不同處理任務(wù)的需求，將其靈活的分配給專用處理模塊電源域管理來(lái)降低系統(tǒng)功耗，可廣泛應(yīng)用于汽車電子、云計(jì)算、通信域。.1處理器系統(tǒng)（PS）理器系統(tǒng)（Processing System, PS）端主要由應(yīng)用處理單元（Aing Unit, APU）、實(shí)時(shí)處理單元（Real-time Processing Unit, RPU）和raphics Processing Unit, GPU）組成，可通過(guò) 4 個(gè)高達(dá) 6Gb/s 的專用 G提供多種高速外設(shè)，具體包括 PCIe、USB3.0、DisplayPort、SGMII 等，具有 78 個(gè)多路復(fù)用 I/O 引腳以及支持多種主流存儲(chǔ)器芯片的 6 端C）控制器，同時(shí)電源管理單元（Platform Mangement Unit, PMU）電源域?qū)崿F(xiàn)獨(dú)立的開關(guān)控制，處理器部分的資源框圖如圖 2.2 所示[19]

Zynq互聯(lián)接口關(guān)系
【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 金禮聰;郭冉;陳朋;黨源杰;孫文俊;;基于FPGA聲學(xué)多普勒流速剖面儀的信號(hào)處理機(jī)設(shè)計(jì)[J];計(jì)算機(jī)工程;2017年01期

2 康利平;;某信號(hào)處理機(jī)的抗振動(dòng)設(shè)計(jì)[J];電子質(zhì)量;2017年08期

3 梁慧;;基于高速串行總線的可重構(gòu)信號(hào)處理機(jī)[J];現(xiàn)代雷達(dá);2011年05期

4 呂慶;李漢波;;某雷達(dá)信號(hào)處理機(jī)調(diào)試臺(tái)的設(shè)計(jì)[J];火控雷達(dá)技術(shù);2010年01期

5 陳華礎(chǔ);;風(fēng)廓線雷達(dá)信號(hào)處理機(jī)設(shè)計(jì)與實(shí)現(xiàn)[J];現(xiàn)代雷達(dá);2006年05期

6 董華童,陳伯孝;某末制導(dǎo)雷達(dá)信號(hào)處理機(jī)的設(shè)計(jì)[J];制導(dǎo)與引信;2003年04期

7 陳春蔚;多線程在信號(hào)處理機(jī)仿真系統(tǒng)中的應(yīng)用[J];現(xiàn)代雷達(dá);2002年05期

8 肖青;模塊化信號(hào)處理機(jī)技術(shù)探討[J];電子對(duì)抗技術(shù);2002年06期

9 黃巍,郭弘其;某型雷達(dá)信號(hào)處理機(jī)綜合測(cè)試儀的設(shè)計(jì)[J];電子對(duì)抗技術(shù);2000年05期

10 李玉玲;單片數(shù)字信號(hào)處理機(jī)的發(fā)展及應(yīng)用[J];鄭州紡織工學(xué)院學(xué)報(bào);1998年S1期

相關(guān)博士學(xué)位論文 前3條

1 田海山;微型SAR實(shí)時(shí)信號(hào)處理機(jī)關(guān)鍵技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2016年

2 劉博;彈載寬帶雷達(dá)信號(hào)處理機(jī)關(guān)鍵技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2013年

3 李悅麗;彈載合成孔徑雷達(dá)成像技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2008年

相關(guān)碩士學(xué)位論文 前10條

1 陳廣雷;基于MiniVPX架構(gòu)的導(dǎo)引頭信號(hào)處理機(jī)研制[D];西安電子科技大學(xué);2019年

2 劉歡;彈載MIMO雷達(dá)實(shí)時(shí)信號(hào)處理機(jī)研制[D];西安電子科技大學(xué);2019年

3 宋鳳博;基于MPSoC的彈載雷達(dá)信號(hào)處理機(jī)系統(tǒng)設(shè)計(jì)與開發(fā)[D];西安電子科技大學(xué);2019年

4 王瑞;基于FPGA的LFMCW雷達(dá)信號(hào)處理機(jī)設(shè)計(jì)與實(shí)現(xiàn)[D];煙臺(tái)大學(xué);2019年

5 鄒德鎖;雙基SAR前視成像及信號(hào)處理機(jī)設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2019年

6 黃煒;雙基SAR成像方法研究與硬件實(shí)現(xiàn)[D];電子科技大學(xué);2019年

7 高曉明;彈載寬幅雷達(dá)成像綜合信號(hào)處理機(jī)研制[D];西安電子科技大學(xué);2018年

8 王金龍;基于高速串行交換的通用信號(hào)處理機(jī)設(shè)計(jì)[D];西安電子科技大學(xué);2014年

9 李恩群;多通道信號(hào)處理機(jī)研制[D];西安電子科技大學(xué);2006年

10 秦國(guó)棟;某末制導(dǎo)雷達(dá)信號(hào)處理機(jī)設(shè)計(jì)[D];西安電子科技大學(xué);2006年

本文編號(hào)：2845683