自從晶體管和集成電路問(wèn)世以來(lái),IC產(chǎn)業(yè)便遵循著摩爾定律飛速發(fā)展。二十世紀(jì)九十年代,系統(tǒng)芯片(System On Chip,SoC)開始興起,進(jìn)入二十一世紀(jì)后,隨著嵌入式系統(tǒng)應(yīng)用的發(fā)展和不斷深化,SoC技術(shù)已逐漸成為集成電路設(shè)計(jì)的主流,應(yīng)用領(lǐng)域越來(lái)越廣泛,在通信、交通、自動(dòng)化、網(wǎng)絡(luò)及消費(fèi)電子等領(lǐng)域都發(fā)揮著重要作用,SoC產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)也日趨激烈,如何在最短的時(shí)間內(nèi)開發(fā)出高性能、低功耗、低成本的SoC產(chǎn)品,成為了人們?cè)絹?lái)越關(guān)注的問(wèn)題。本論文以高性能指紋識(shí)別芯片項(xiàng)目為背景,介紹了所設(shè)計(jì)的基于特定應(yīng)用的SPI接口模塊IP,并詳細(xì)敘述了 IP核的集成和驗(yàn)證過(guò)程,以及最終的物理實(shí)現(xiàn)結(jié)果。本論文首先對(duì)SoC相關(guān)知識(shí)和SoC驗(yàn)證技術(shù)進(jìn)行了簡(jiǎn)要介紹,同時(shí)也對(duì)指紋識(shí)別系統(tǒng)進(jìn)行了說(shuō)明。然后詳細(xì)敘述了 SPI接口模塊的設(shè)計(jì)與集成,介紹了 SoC驗(yàn)證環(huán)境及驗(yàn)證過(guò)程。最后介紹了芯片的物理實(shí)現(xiàn)過(guò)程和結(jié)果。本論文的工作基于實(shí)際的嵌入式SoC產(chǎn)品的研發(fā),以SPI接口模塊為例,整體上介紹了 SoC產(chǎn)品研發(fā)中IP核由設(shè)計(jì)到實(shí)現(xiàn)的過(guò)程。本論文重點(diǎn)介紹了 SPI接口模塊的設(shè)計(jì)與驗(yàn)證過(guò)程。該模塊采用AMBA2.0標(biāo)準(zhǔn)來(lái)實(shí)現(xiàn)與系統(tǒng)內(nèi)部的通信,并且包含DMA握手接口,可通過(guò)DMA方式提高數(shù)據(jù)傳輸效率。對(duì)該模塊的驗(yàn)證則是將其集成到系統(tǒng)中,在SoC環(huán)境下進(jìn)行驗(yàn)證。驗(yàn)證方法采用基于仿真平臺(tái)和FPGA平臺(tái)的軟硬件協(xié)同驗(yàn)證,在驗(yàn)證模塊功能的同時(shí),也保證了模塊可與系統(tǒng)協(xié)同工作。本論文的最后介紹了芯片的物理實(shí)現(xiàn)過(guò)程。物理設(shè)計(jì)與驗(yàn)證是芯片設(shè)計(jì)中的重要環(huán)節(jié),影響著電路的性能、功耗與成本。使用Synopsys公司的Design Compiler工具對(duì)芯片進(jìn)行邏輯綜合,ICCompiler工具進(jìn)行版圖設(shè)計(jì),并進(jìn)行DRC和LVS檢查。本論文所介紹的SPI接口模塊是針對(duì)特定應(yīng)用進(jìn)行開發(fā)的,合理規(guī)劃內(nèi)部結(jié)構(gòu),采用DMA方式輔助傳輸,在保證傳輸效率的同時(shí),盡量降低其面積和功耗,以利于芯片整體的性能提升。本論文介紹了 IP核的設(shè)計(jì)、驗(yàn)證以及物理實(shí)現(xiàn)的完整流程,并已在實(shí)踐中得到成功應(yīng)用,在SoC產(chǎn)品研發(fā)中具有一定的理論和指導(dǎo)意義。
【學(xué)位單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2018
【中圖分類】：TN402
【文章目錄】：
摘要
ABSTRACT
符號(hào)對(duì)照表
縮略語(yǔ)對(duì)照表
第一章 緒論
    1.1 研究背景
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
    1.3 論文主要研究?jī)?nèi)容及結(jié)構(gòu)安排
第二章 SoC系統(tǒng)概述
    2.1 SoC系統(tǒng)分析
        2.1.1 SoC系統(tǒng)整體架構(gòu)
        2.1.2 SoC關(guān)鍵技術(shù)
    2.2 SoC驗(yàn)證技術(shù)
        2.2.1 仿真驗(yàn)證技術(shù)
        2.2.2 靜態(tài)時(shí)序分析技術(shù)
        2.2.3 FPGA驗(yàn)證技術(shù)
        2.2.4 形式驗(yàn)證技術(shù)
        2.2.5 軟硬件協(xié)同驗(yàn)證技術(shù)
    2.3 基于Cortex-M0的SoC系統(tǒng)
        2.3.1 處理器
        2.3.2 系統(tǒng)總線
        2.3.3 存儲(chǔ)器模型
    2.4 本章小結(jié)
第三章 SPI接口模塊設(shè)計(jì)
    3.1 SPI協(xié)議簡(jiǎn)介
        3.1.1 接口信號(hào)
        3.1.2 系統(tǒng)構(gòu)成
        3.1.3 傳輸方式與時(shí)序
    3.2 APB協(xié)議簡(jiǎn)介
        3.2.1 基本傳輸規(guī)范
        3.2.2 APB從機(jī)
    3.3 SPI接口模塊的RTL設(shè)計(jì)
        3.3.1 功能描述
        3.3.2 接口信號(hào)
        3.3.3 模塊劃分
        3.3.4 寄存器定義
        3.3.5 各子模塊的詳細(xì)功能及實(shí)現(xiàn)
    3.4 SPI接口模塊的驅(qū)動(dòng)設(shè)計(jì)
        3.4.1 設(shè)備的軟件層描述
        3.4.2 驅(qū)動(dòng)函數(shù)的編寫
    3.5 本章小結(jié)
第四章 SPI接口模塊在SoC環(huán)境下的驗(yàn)證
    4.1 IP核的系統(tǒng)集成
    4.2 軟硬件協(xié)同驗(yàn)證
    4.3 基于仿真平臺(tái)的軟硬件協(xié)同驗(yàn)證
        4.3.1 仿真平臺(tái)的搭建
        4.3.2 驗(yàn)證方案設(shè)計(jì)
        4.3.3 寄存器讀寫測(cè)試及測(cè)試結(jié)果
        4.3.4 數(shù)據(jù)傳輸功能測(cè)試及測(cè)試結(jié)果
    4.4 基于FPGA的軟硬件協(xié)同驗(yàn)證
        4.4.1 FPGA硬件驗(yàn)證平臺(tái)的搭建
        4.4.2 FPGA驗(yàn)證的軟件環(huán)境
        4.4.3 驗(yàn)證方案設(shè)計(jì)
        4.4.4 驗(yàn)證過(guò)程及結(jié)果
    4.5 本章小結(jié)
第五章 物理設(shè)計(jì)與驗(yàn)證
    5.1 IC后端設(shè)計(jì)簡(jiǎn)介
    5.2 指紋識(shí)別芯片的邏輯綜合
        5.2.1 邏輯綜合原理與流程
        5.2.2 指紋識(shí)別芯片邏輯綜合的具體實(shí)現(xiàn)
    5.3 指紋識(shí)別芯片的版圖設(shè)計(jì)
        5.3.1 版圖設(shè)計(jì)概述
        5.3.2 指紋識(shí)別芯片的版圖設(shè)計(jì)
    5.4 芯片的物理驗(yàn)證
    5.5 本章小結(jié)
第六章 結(jié)論
參考文獻(xiàn)
致謝
作者簡(jiǎn)介

【參考文獻(xiàn)】

相關(guān)期刊論文 前4條

1 朱輝;劉鴻瑾;;關(guān)于空間應(yīng)用SoC可靠性設(shè)計(jì)與驗(yàn)證的思考[J];質(zhì)量與可靠性;2012年06期

2 張宏;高長(zhǎng)松;;SOC及IP復(fù)用技術(shù)探討[J];中國(guó)新技術(shù)新產(chǎn)品;2012年18期

3 夏國(guó)宏;黃新明;;SoC技術(shù)及其相關(guān)問(wèn)題的探討[J];黃石理工學(xué)院學(xué)報(bào);2012年03期

4 馬國(guó)俊;;SoC技術(shù)及設(shè)計(jì)方法研究[J];自動(dòng)化與儀器儀表;2012年01期

相關(guān)碩士學(xué)位論文 前10條

1 潘勝民;基于AMBA總線協(xié)議的增強(qiáng)型DMA控制器的設(shè)計(jì)[D];東南大學(xué);2016年

2 郭桂雨;基于片上網(wǎng)絡(luò)多核處理器設(shè)計(jì)與協(xié)同驗(yàn)證[D];北京交通大學(xué);2016年

3 田偉;一種8位MCU設(shè)計(jì)[D];西安電子科技大學(xué);2015年

4 李利利;基于Verilog HDL的SPI協(xié)議可復(fù)用IP軟核的設(shè)計(jì)與驗(yàn)證[D];蘭州大學(xué);2015年

5 單亦偉;HS32K芯片工程批流片的后端實(shí)現(xiàn)[D];遼寧大學(xué);2015年

6 匡春雨;基于CK803的SoC設(shè)計(jì)與驗(yàn)證平臺(tái)實(shí)現(xiàn)[D];杭州電子科技大學(xué);2014年

7 章華;數(shù)字音頻處理器芯片XD2309的后端設(shè)計(jì)與驗(yàn)證[D];西安電子科技大學(xué);2013年

8 王淑芬;基于65nm下可重構(gòu)芯片的時(shí)鐘樹綜合技術(shù)[D];安徽大學(xué);2012年

9 楊安生;基于ARM9內(nèi)核SOC的軟硬件協(xié)同驗(yàn)證[D];福州大學(xué);2011年

10 李娜;PCI Express IP核的軟硬件協(xié)同設(shè)計(jì)與驗(yàn)證方法研究[D];西安石油大學(xué);2011年

本文編號(hào)：2845335