自從晶體管和集成電路問世以來,IC產業(yè)便遵循著摩爾定律飛速發(fā)展。二十世紀九十年代,系統(tǒng)芯片(System On Chip,SoC)開始興起,進入二十一世紀后,隨著嵌入式系統(tǒng)應用的發(fā)展和不斷深化,SoC技術已逐漸成為集成電路設計的主流,應用領域越來越廣泛,在通信、交通、自動化、網絡及消費電子等領域都發(fā)揮著重要作用,SoC產品的市場競爭也日趨激烈,如何在最短的時間內開發(fā)出高性能、低功耗、低成本的SoC產品,成為了人們越來越關注的問題。本論文以高性能指紋識別芯片項目為背景,介紹了所設計的基于特定應用的SPI接口模塊IP,并詳細敘述了 IP核的集成和驗證過程,以及最終的物理實現(xiàn)結果。本論文首先對SoC相關知識和SoC驗證技術進行了簡要介紹,同時也對指紋識別系統(tǒng)進行了說明。然后詳細敘述了 SPI接口模塊的設計與集成,介紹了 SoC驗證環(huán)境及驗證過程。最后介紹了芯片的物理實現(xiàn)過程和結果。本論文的工作基于實際的嵌入式SoC產品的研發(fā),以SPI接口模塊為例,整體上介紹了 SoC產品研發(fā)中IP核由設計到實現(xiàn)的過程。本論文重點介紹了 SPI接口模塊的設計與驗證過程。該模塊采用AMBA2.0標準來實現(xiàn)與系統(tǒng)內部的通信,并且包含DMA握手接口,可通過DMA方式提高數(shù)據傳輸效率。對該模塊的驗證則是將其集成到系統(tǒng)中,在SoC環(huán)境下進行驗證。驗證方法采用基于仿真平臺和FPGA平臺的軟硬件協(xié)同驗證,在驗證模塊功能的同時,也保證了模塊可與系統(tǒng)協(xié)同工作。本論文的最后介紹了芯片的物理實現(xiàn)過程。物理設計與驗證是芯片設計中的重要環(huán)節(jié),影響著電路的性能、功耗與成本。使用Synopsys公司的Design Compiler工具對芯片進行邏輯綜合,ICCompiler工具進行版圖設計,并進行DRC和LVS檢查。本論文所介紹的SPI接口模塊是針對特定應用進行開發(fā)的,合理規(guī)劃內部結構,采用DMA方式輔助傳輸,在保證傳輸效率的同時,盡量降低其面積和功耗,以利于芯片整體的性能提升。本論文介紹了 IP核的設計、驗證以及物理實現(xiàn)的完整流程,并已在實踐中得到成功應用,在SoC產品研發(fā)中具有一定的理論和指導意義。
【學位單位】：西安電子科技大學
【學位級別】：碩士
【學位年份】：2018
【中圖分類】：TN402
【文章目錄】：
摘要
ABSTRACT
符號對照表
縮略語對照表
第一章 緒論
    1.1 研究背景
    1.2 國內外研究現(xiàn)狀
    1.3 論文主要研究內容及結構安排
第二章 SoC系統(tǒng)概述
    2.1 SoC系統(tǒng)分析
        2.1.1 SoC系統(tǒng)整體架構
        2.1.2 SoC關鍵技術
    2.2 SoC驗證技術
        2.2.1 仿真驗證技術
        2.2.2 靜態(tài)時序分析技術
        2.2.3 FPGA驗證技術
        2.2.4 形式驗證技術
        2.2.5 軟硬件協(xié)同驗證技術
    2.3 基于Cortex-M0的SoC系統(tǒng)
        2.3.1 處理器
        2.3.2 系統(tǒng)總線
        2.3.3 存儲器模型
    2.4 本章小結
第三章 SPI接口模塊設計
    3.1 SPI協(xié)議簡介
        3.1.1 接口信號
        3.1.2 系統(tǒng)構成
        3.1.3 傳輸方式與時序
    3.2 APB協(xié)議簡介
        3.2.1 基本傳輸規(guī)范
        3.2.2 APB從機
    3.3 SPI接口模塊的RTL設計
        3.3.1 功能描述
        3.3.2 接口信號
        3.3.3 模塊劃分
        3.3.4 寄存器定義
        3.3.5 各子模塊的詳細功能及實現(xiàn)
    3.4 SPI接口模塊的驅動設計
        3.4.1 設備的軟件層描述
        3.4.2 驅動函數(shù)的編寫
    3.5 本章小結
第四章 SPI接口模塊在SoC環(huán)境下的驗證
    4.1 IP核的系統(tǒng)集成
    4.2 軟硬件協(xié)同驗證
    4.3 基于仿真平臺的軟硬件協(xié)同驗證
        4.3.1 仿真平臺的搭建
        4.3.2 驗證方案設計
        4.3.3 寄存器讀寫測試及測試結果
        4.3.4 數(shù)據傳輸功能測試及測試結果
    4.4 基于FPGA的軟硬件協(xié)同驗證
        4.4.1 FPGA硬件驗證平臺的搭建
        4.4.2 FPGA驗證的軟件環(huán)境
        4.4.3 驗證方案設計
        4.4.4 驗證過程及結果
    4.5 本章小結
第五章 物理設計與驗證
    5.1 IC后端設計簡介
    5.2 指紋識別芯片的邏輯綜合
        5.2.1 邏輯綜合原理與流程
        5.2.2 指紋識別芯片邏輯綜合的具體實現(xiàn)
    5.3 指紋識別芯片的版圖設計
        5.3.1 版圖設計概述
        5.3.2 指紋識別芯片的版圖設計
    5.4 芯片的物理驗證
    5.5 本章小結
第六章 結論
參考文獻
致謝
作者簡介

【參考文獻】

相關期刊論文 前4條

1 朱輝;劉鴻瑾;;關于空間應用SoC可靠性設計與驗證的思考[J];質量與可靠性;2012年06期

2 張宏;高長松;;SOC及IP復用技術探討[J];中國新技術新產品;2012年18期

3 夏國宏;黃新明;;SoC技術及其相關問題的探討[J];黃石理工學院學報;2012年03期

4 馬國俊;;SoC技術及設計方法研究[J];自動化與儀器儀表;2012年01期

相關碩士學位論文 前10條

1 潘勝民;基于AMBA總線協(xié)議的增強型DMA控制器的設計[D];東南大學;2016年

2 郭桂雨;基于片上網絡多核處理器設計與協(xié)同驗證[D];北京交通大學;2016年

3 田偉;一種8位MCU設計[D];西安電子科技大學;2015年

4 李利利;基于Verilog HDL的SPI協(xié)議可復用IP軟核的設計與驗證[D];蘭州大學;2015年

5 單亦偉;HS32K芯片工程批流片的后端實現(xiàn)[D];遼寧大學;2015年

6 匡春雨;基于CK803的SoC設計與驗證平臺實現(xiàn)[D];杭州電子科技大學;2014年

7 章華;數(shù)字音頻處理器芯片XD2309的后端設計與驗證[D];西安電子科技大學;2013年

8 王淑芬;基于65nm下可重構芯片的時鐘樹綜合技術[D];安徽大學;2012年

9 楊安生;基于ARM9內核SOC的軟硬件協(xié)同驗證[D];福州大學;2011年

10 李娜;PCI Express IP核的軟硬件協(xié)同設計與驗證方法研究[D];西安石油大學;2011年

本文編號：2845335