發(fā)布時(shí)間：2020-10-14 05:31

　　 頻率源是現(xiàn)代電子系統(tǒng)的重要部件,S波段的電磁波在軍事、消費(fèi)類電子產(chǎn)品和衛(wèi)星通信系統(tǒng)中有著廣泛的應(yīng)用。頻率源信號(hào)的純凈度、切換速度和分辨率對(duì)各類電子系統(tǒng)有著重要的影響。頻率合成的技術(shù)從上個(gè)世紀(jì)開始到現(xiàn)在已經(jīng)歷了三代的發(fā)展。本文設(shè)計(jì)了一款S波段的頻率源,文中首先對(duì)數(shù)字式直接頻率合成(DDS)和鎖相式頻率合成(PLL)的原理進(jìn)行了介紹,討論了DDS中雜散和噪聲產(chǎn)生的原理和模型。針對(duì)DDS中相位截?cái)嗟默F(xiàn)象,給出最大雜散分量近似計(jì)算公式,并用Matlab等工具進(jìn)行了驗(yàn)證。文中從一個(gè)基本的鎖相環(huán)模型開始,闡述了鎖相環(huán)環(huán)路帶寬對(duì)鎖相環(huán)性能的影響,同時(shí)也介紹了鎖相環(huán)中分?jǐn)?shù)分頻的原理。在這些理論上,本文設(shè)計(jì)了一個(gè)利用DDS直接驅(qū)動(dòng)PLL的混合頻率源。本文主要介紹了頻率源在硬件上和軟件上的設(shè)計(jì)。在鎖相環(huán)中選用了比較大的鑒相頻率,從而減小了鎖定時(shí)間。在軟件件上,本文設(shè)計(jì)了一組在PC平臺(tái)上的接口和圖形界面,從而方便了頻率源的測試與二次開發(fā)。此次設(shè)計(jì)中DDS部分使用ADI公司生產(chǎn)的AD9914芯片,DDS模塊設(shè)計(jì)輸出頻率為0-1GHz,頻率分辨率小于0.6Hz,相位噪聲優(yōu)于-80dBc@1kHz,并且除了輸出點(diǎn)頻外具有多種輸出模式。為了減小系統(tǒng)硬件的復(fù)雜度,使用了DDS內(nèi)置的鎖相環(huán)為自身提供時(shí)鐘信號(hào)。在系統(tǒng)運(yùn)行期間DDS模塊通過FPGA受到上位機(jī)的實(shí)時(shí)控制,可以通過軟件接口隨時(shí)改變DDS模塊的輸出頻率和輸出波形。設(shè)計(jì)的令一大部分就是PLL模塊,本文設(shè)計(jì)了一款輸出頻率在3.1-3.3GHz的PLL電路,PLL模塊受到DDS模塊的驅(qū)動(dòng),其輸出的相位噪聲優(yōu)于-88dBc@10kHz,并且頻率步進(jìn)可小于10Hz,整個(gè)頻率源系統(tǒng)的切換時(shí)間小于150us。在軟件上利用Modelsim對(duì)Verilog程序進(jìn)行前仿真,驗(yàn)證了FPGA內(nèi)部模塊設(shè)計(jì)的正確性與合理性。最后,本文在PC平臺(tái)上設(shè)計(jì)了一組軟件接口,并使用Qt Creator工具設(shè)計(jì)了圖形界面。
【學(xué)位單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2018
【中圖分類】：TN74
【部分圖文】：

圖 1-1 K. Tajima 等人制作的頻綜原理框圖MOS 工藝和數(shù)字電路的發(fā)展，頻綜正在朝著集成化、低功6 年Liheng Lou, Bo Chen等人在硅基芯片上設(shè)計(jì)了一款全AC、VCO 和數(shù)字調(diào)制部分構(gòu)成[6]。VCO 輸出經(jīng)過分頻、誤差送至 DAC，由 DAC 的輸出控制 VCO 的調(diào)諧電壓，聲比較低,分辨率和切換時(shí)間等參數(shù)都比較理想。電路輸出GHz，在 15G 頻率輸出下，相位噪聲達(dá)到-99 dBc/Hz@1MHz。芯片采用 65nm 的 CMOS 工藝，VCO 在 1.2V 工作.5mA。

圖 1-1 K. Tajima 等人制作的頻綜原理框圖藝和數(shù)字電路的發(fā)展，頻綜正在朝著集成化heng Lou, Bo Chen等人在硅基芯片上設(shè)計(jì)了CO 和數(shù)字調(diào)制部分構(gòu)成[6]。VCO 輸出經(jīng)過至 DAC，由 DAC 的輸出控制 VCO 的調(diào)諧低,分辨率和切換時(shí)間等參數(shù)都比較理想。電 15G 頻率輸出下，相位噪聲達(dá)到-99 dBc/片采用 65nm 的 CMOS 工藝，VCO 在 1.2V

圖 2-2 DDS 內(nèi)部模塊工作輸出波形在時(shí)鐘cf 的驅(qū)動(dòng)下，相位累加器的當(dāng)前輸出值為 ( n)，相位累加器的位數(shù)為N，頻率控制字為 M。則下一個(gè)時(shí)鐘后，相位累加器中的值為：( 1) ( ) mod2N n n M(2-1)為了便于分析，假設(shè)初始狀態(tài) (0) 0。則上式可寫成：( ) ( )mod2N n n M(2-2)易知 ( n)為周期序列，設(shè)其最小正周期為T ，則有：2(2 , )NNTGDC M (2-3)在T 個(gè)參考時(shí)鐘后，正弦查找表輸出了/ 2NT M個(gè)正弦波形的數(shù)據(jù)，經(jīng) DAC轉(zhuǎn)換和低通濾波后同樣也輸出 / 2NT M個(gè)正弦波，設(shè)低通濾波后輸出頻率為f ，
【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 劉永順;許樹玲;;淺談?lì)l率合成技術(shù)及其發(fā)展[J];安陽師范學(xué)院學(xué)報(bào);2006年02期

2 王化深;蔣煥文;;直接數(shù)字式頻率合成的噪聲分析[J];北方交通大學(xué)學(xué)報(bào);1987年04期

3 雷厲;;鎖相頻率合成式立體聲調(diào)頻器的分析與設(shè)計(jì)[J];電訊技術(shù);1988年04期

4 金鋼;;鎖相環(huán)頻率合成方式的彩電數(shù)字調(diào)諧系統(tǒng)[J];電視技術(shù);1989年01期

5 王自力;S波段頻率合成源的研制[J];安徽大學(xué)學(xué)報(bào)(自然科學(xué)版);2004年03期

6 彭煒,陳世偉;直接數(shù)字式頻率合成的相位抖動(dòng)分析[J];指揮技術(shù)學(xué)院學(xué)報(bào);1996年02期

7 王廷堯;數(shù)字頻率合成的簡易方法[J];電子技術(shù)應(yīng)用;1980年04期

8 陳曉鵬;;一種S波段低相噪捷變頻率合成方法[J];電子世界;2014年10期

9 成華強(qiáng);;鎖相環(huán)在捷變頻率合成中的應(yīng)用[J];電子質(zhì)量;2010年07期

10 房啟志;張盱昊;羅海明;耿爽;;基于數(shù)字補(bǔ)償?shù)目焖兕l率合成方法的研究[J];沈陽航空工業(yè)學(xué)院學(xué)報(bào);2007年01期

相關(guān)博士學(xué)位論文 前2條

1 陳海琴;光學(xué)頻率合成關(guān)鍵技術(shù)研究[D];華東師范大學(xué);2014年

2 陳大海;中頻數(shù)字收發(fā)信機(jī)的研究與系統(tǒng)實(shí)現(xiàn)[D];電子科技大學(xué);2008年

相關(guān)碩士學(xué)位論文 前10條

1 楊昕;S波段頻率合成技術(shù)[D];電子科技大學(xué);2018年

2 黃杰銘;X波段頻率合成源技術(shù)研究[D];電子科技大學(xué);2016年

3 陳凌云;C波段頻率合成源的研制[D];南京理工大學(xué);2005年

4 許劍;短波段頻率合成與遠(yuǎn)程控制技術(shù)研究[D];南京理工大學(xué);2016年

5 崔志偉;小型低相位噪聲毫米波頻率合成源技術(shù)研究[D];電子科技大學(xué);2005年

6 葉忠彬;基于FPGA的數(shù)字頻率合成系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2011年

7 黃蕾;基于單片機(jī)的直接數(shù)字頻率合成（DDS）技術(shù)的應(yīng)用研究[D];湖南大學(xué);2005年

8 練澤霖;DDS頻率合成及測頻技術(shù)研究[D];南京理工大學(xué);2009年

9 胡鑫;Ku波段頻率合成源的研制[D];電子科技大學(xué);2010年

10 李毅;基于DDS和PLL的掃頻信號(hào)源設(shè)計(jì)[D];南京理工大學(xué);2005年

本文編號(hào)：2840256